传三星HBM4的逻辑Base Die测试良率已超40%

4月17日消息，随着高带内存（HBM）演进到第六代的HBM4，其底部的Base Die将首次采用逻辑制程制造，这也成为了同时拥有先进逻辑制程工艺的存储芯片厂商三星电子的一大优势。

据《朝鲜日报》报道，此前在HBM技术竞争中落后的三星电子，其在HBM4 12层 技术的开发和制造方面已经取得了巨大进展，其为HBM4开发的基于其4nm逻辑制程的Logic Base Die的测试良率已超过40%。

一位业内人士解释说：“40%的初始测试生产良率意味着，这是一个有利的数据，可以立即推进业务。”他补充道：“通常情况下，晶圆代工工艺的良率起始于10%左右，随着量产，良率会逐渐提高。”

报道称，三星电子的晶圆代工部门引入了多项新工艺，可在生产该逻辑芯片的同时提升性能。三星电子半导体部门负责人全永铉最近也对晶圆代工部门的工作表示了鼓励。

相比之下，三星的竞争对手——SK海力士正在生产HBM4 12层产品，并已向客户发送样品。目前在HBM市场，SK海力士占据了超过70%的市场份额，同时也借此优势，成功在今年一度超越三星，成为了全球最大的DRAM厂商。据市场调研公司Counterpoint Research的数据，今年第一季度，SK海力士在DRAM领域的市场份额为36%，三星电子紧随其后，为34%。

为了缩小与SK海力士的在HBM市场的差距，三星已经将HBM4视为其拓展市场份额的关键产品。三星内存部门正在开发的HBM4 12层产品将基于其10纳米级第六代（1c）DRAM芯片和4nm的逻辑芯片。而SK海力士正则选择的是将上一代DRAM（1b DRAM）用于HBM4，这意味着如果三星能够稳定量产1c DRAM和4nm Logic die，它将在HBM4性能方面占据优势。

此外， DRAM 和逻辑芯片封装在一起形成最终产品的封装技术也至关重要。三星采用的封装方法与 SK 海力士不同，三星采用的是“先进热压非导电粘合膜 (TC-NCF)”技术，该技术每次堆叠芯片时都会铺设一层薄膜材料。然而，这种封装方法被认为难以控制发热。

业内人士指出，“三星电子面临的任务是稳定HBM使用的DRAM及其封装技术。”

编辑：芯智讯-浪客剑