10月9日，英特尔正式公布了其代号为Panther Lake的第三代酷睿Ultra处理器，这是首款基于Intel 18A制程工艺打造的客户端 SoC。目前这款处理器正在亚利桑那州钱德勒市的英特尔全新尖端工厂Fab 52进行生产，预计将于年底发货，相关终端产品将在2026年上半年推出。
一、Intel 18A制程
关于Intel 18A制程，我们之前已经介绍过多次，这里再简单介绍一些核心信息。
首先，Intel 18A采用了全新的环绕栅极 （GAA） 晶体管架构，英特尔称之为 RibbonFET。与 FinFET 晶体管架构相比，RibbonFET 栅极结构完全包裹在通道周围（由器件核心的硅纳米片堆栈定义），可以最大限度地减少晶体管关闭时不需要的漏电流。较小的漏电流意味着芯片运行时浪费的能量更少。
英特尔还声称，RibbonFET 比 FinFET 对设计人员来说更灵活。可以调整带状的数量及其宽度，以根据给定电池的需求定制晶体管的性能特征。
其次，Intel 18A还率先采用了业界首创的 PowerVia 背面供电技术，即将原本位于晶圆正面的供电电路，转移到晶圆的背面，并在每个标准单元中嵌入纳米级硅通孔(nano TSV)，从而实现了供电线与信号线的分离，晶体管的供电路径变得更加直接高效，可以提高供电效率，减少损耗。
按照英特尔的说法，PowerVia 可以提升标准单元利用率最多达10％，从而可以提高晶体管密度，并减少最多30%压降，提升芯片运行频率最多6％。
当然，如果单纯使用背部供电，成本也会显著增加，但是PowerVia是一个完整方案，同时还有一系列配套优化，包括减少金属层、遮罩数量、工序步骤，以及精简正面工艺等等，使得综合成本显著低于传统正面供电工艺。
按照Intel给出的数据，同样是M0-M2金属层直接印刷EUV工艺，PowerVia加持的Intel 18A对比Intel 3，遮罩数量减少了44％，工序步骤减少了42％。
总而言之，与Intel 3 工艺相比，Intel 18A 在相同的功率下可以实现3%的频率提高，或者在相同的性能水平下，降低25%的功耗。
二、Panther Lake：CPU/GPU性能提升50%，AI算力高达180TOPS
1、Chiplet设计
Panther Lake延续了此前的Chiplet芯粒设计，但是主要的模块做了一些调整，由原来的计算、图形、SoC、IO四大模块，改成了计算、图形、平台控制器三大模块，同样也是由不同的制程工艺制造。
其中，Compute Tile基于Intel 18A制程、Graphics Tile基于Intel 3 或台积电N3E制程、Platform Controller Tile基于台积电N6制程。
这三大模块通过Foveros Package封装在Base Tile (Intel 1227.1)之上，此外还有Filler Tile（填充模块）用于保持形状、压力的平衡。
“芯片需要一个均匀、无腔的表面来让散热器位于其顶部。如果不从下方机械支撑散热器，它可能会弯曲、压碎、损坏，因此总是希望填充所有可用的模具空间并且不留下空腔，这就是Filler Tile的用途。”英特尔副总裁兼客户人工智能和技术营销总经理Robert Hallock解释称。
其中，Compute Tile主要是整合了各种计算核心，包括CPU核心、缓存、内存控制器、NPU 5 AI引擎、Xe媒体与显示引擎、IPU 7.5图形处理引擎(DSP)。
2、全新CPU内核
Panther Lake的CPU核心采用了全新的Cougar Cove P 核、Darkmont E核和Darkmont LPE核，在核心数量上，一个Compute Tile上的CPU核心最多拥有4个Cougar Cove P-Core、8个 Darkmont E-Core，以及4个Darkmont LPE-Core。
①Cougar Cove P-Core
据介绍，Cougar Cove P-Core针对 18A 制程进行了优化，因此英特尔没有改变宽度或深度，而是优化了新内核。因此，将 Cougar Cove P核作为上代Lion Cove P核的演变，效率更高。
英特尔在设计 Cougar Cove P-Core时重点关注了 3 个关键领域：
内存消歧（性能更可靠）：当程序被执行时，有加载和存储。有时它们是相连的，但通常不是。英特尔增强了预测负载和存储何时连接并使用该信息正确安排负载的能力。如果做得好，会得到更高的 IPC 和更高的性能。
TLB 增强功能（现代工作负载容量的 1.5 倍）：18A 节点能够扩展核心的某些结构，例如缓存，主要结构是 TLB。这允许更复杂的工作负载更快、更可靠地运行。
分支预测（提高性能和能源效率）： 借助 Lion Cove，英特尔对分支预测单元进行了一些重大更改，这使他们能够拥有更大的容量并快速预测，因此即使距离很远，他们也能够预测下一个分支。而随着 Cougar Cove设计进一步发展，底层算法的变化更加准确。容量也通过多级预测器增加了，这使得它更快，也提供了更低的延迟。预测精度和容量组合，可以带来更高的效率和性能。
Cougar Cove P-Core上的前端具有与 Lion Cove 基本相同的设计层次结构。解码保留为 8-wide，而 MSROM、uOP 缓存和分配也保持不变，分别为 4-wide、12-wide 和 8-wide。Out of Order Engine（无序引擎） 看到INT&VEC域的拆分，及其独立的重命名和时间表。该引擎带有8-wide分配/重命名单元。
②Darkmont E-Core
全新的Darkmont E-Core与 Lion Cove 、Cougar Cove 一样，它建立在之前的Skymont架构之上。Darkmont E-Core具有相同的 26 个调度端口，但提供更高的矢量吞吐量、更多的 L2 缓存以及对纳米代码性能的改进，这是在 Crestmont 中首次引入的。
Darkmont E核也有类似的分支预测更新，就像上面提到的 Cougar Cove 一样。因此，Darkmont E核的一些主要变化包括：
分支预测（容量增加和准确性提高）：算法调整以获得更高的准确性和可以预测和关闭前端的新模式。还有循环流检测，可以节省能源并提供可靠的性能。
动态预取器控件（工作负载变化的响应能力）： 这提供了更高级别的能效和动态预取控制，从而增强了响应能力。
Nanocode 性能（更多指令覆盖）：英特尔的E核是唯一进行纳米编码的架构。微码是 x86 和其他处理器已经做了很长时间的事情，因为芯片在执行复杂指令时必须生成许多 UOP。这是通过微码或微码定序器完成的。它是芯片上的一个大 ROM，可以执行这些复杂的指令。借助 Nanocode，英特尔正在采用其中的一些并将它们嵌入到硬件、PLA 和前端中，这使他们能够解码微码 UIP，在本例中为纳米码，并且可以在每个并行前端集群中完成。这节省了延迟、带宽和面积，从而提高了性能。
内存消除（更可靠的性能）： 这是英特尔 P-Core 和 E-Core 团队分享他们解决类似问题的发现的地方。
Darkmont 带有一个更新的预测块，具有 128 字节、更快的“查找下一个”指令和 96 个并行获取指令字节。Darkmont 还具有更宽的解码功能，其中包括比 Crestmont E-Core 多 9 个宽 （3x3） 或多 50% 的解码集群、解锁每个集群微码并行性的 Nanocode，以及从 64 个条目增加到 96 个条目的 Uop 队列容量。无序窗口现在增加到 416 个条目。调度端口已增加到 26 个，其中包括 8 个整数 ALU、3 个跳转端口和 3 个负载/周期。
虽然英特尔没有将Darkmont的IPC性能与Skymont 进行比较，但 Darkmont的IPC确实比 Crestmont 提高了 17%，因此与 Skymont 相同。在相同功率下，Darkmont E-Core 的整体性能现在比 Raptor Cove 更快。
3、缓存和内存子系统
英特尔对 Panther Lake CPU 的缓存和内存子系统进行了一些重大更改。第一个变化是它在 L3 缓存环上带来了最多 8 个 E 核，因此 Panther Lake芯片上拥有更大的18MB的L3 缓存，可供 Cougar Cove P-Core和 Darkmont E-Core访问。
Panther Lake的LPE-Core的 L2 缓存容量现在也翻了一番，达到 4 MB，并且 SoC Tile内有一个额外的内存端缓存和控制器。
Crestmont LPE-Core位于与Compute Tile不同的Tile上，这意味着它们无法具有与Compute Tile的同一L3缓存环相同的延迟优势。
Panther Lake内存端缓存是 SoC Tile上的 8 MB 缓存，这是与上一代 Lunar Lake 的一样的配置。这种 8 MB 片上缓存可减少 DRAM 流量和功耗，从而实现更好的延迟和系统带宽，并为媒体和显示器等 IO 引擎提供缓存。
以下是 Panther Lake 上CPU内核的缓存配置：
Cougar Cove P-Core (Per Core): 3 MB L2 + 256Kb L1
Cougar Cove P-Core Sub-Cache: 192KB L1D + 48KB L0D
Darkmont E-Core (Per Cluster): 4 MB L2 + 96 Kb L1
Darkmont E-Core Sub-Cache: 64KB L1I + 32KB L0D
4、调度、线程导向器和电源管理
英特尔 Panther Lake 再次利用 Thread Director，该导向器旨在处理多混合核心架构，并将正确的工作负载调度到最新英特尔 CPU 内的正确内核。
从 Alder Lake 开始，这些 CPU 使用不同的架构，具有不同的性能、IPC 和效率，因此虽然操作系统将保留指导工作负载的最终决定权，但使用 Thread Director，它可以从他们的端指导哪个内核是高性能内核，哪个内核是最高效的内核。
所以 Thread Director 有两个主要组件，核心端和 SoC 端。核心端发生在 P 核和 E 核上，通过使用大量内部遥测将正在执行的指令集分类为四个不同的类：
0 类：标量类型指令，其中 P 核和 E 核之间的 IPS 相似
第 1 类：带 P 核的 IPC 稍好一些
第 2 类：基于 AI/CPU 的 AI 特定指令，可提供更高的 IPC
第 3 类：不可扩展的工作负载
SOC 端或 P 核端是硬件反馈接口表或 HFI。这提供了一个有序列表，列出哪些内核性能最高，哪些内核效率最高。操作系统读取此表，在功率调整等重大变化事件的情况下，可以在 P-Core 端实现功率平衡。这允许 OEM使用自己的调度策略，如果他们想首先从 P-Core或 E-Core开始。
借助 Panther Lake，英特尔更新了其分类模型，并为作系统的指导提供了最佳支持。这些更改是必要的，因为由于架构改进，旧的分类模型不再适用于 Panther Lake。英特尔还根据当前的工作负载场景扩大了其用例覆盖范围。
因此，对于 Panther Lake，如果工作适合用例，Thread Director 会从 LPE 内核开始。如果它超过“低功耗集群”上 LPE-Core的容量，则工作负载将被转移到 E-Core 上，如果这还不够，则将工作负载转移到 P-Core上。
需要指出的是，Meteor Lake 将 LPE-Core安放在 SoC Tile上，Panther Lake CPU 不再如此，Panther Lake CPU 将 SoC Tile放在同一个Compute Tile上。
下图展示了如何在 Panther Lake CPU 上的各种工作负载中调度内核。
英特尔对其Panther Lake CPU 的 Thread Director 技术所做的优化之一是他们从图形驱动程序中获取提示。
英特尔还推出了一种名为“智能体验优化器”的新电源管理工具，它采用了动态调整实用程序的某些方面以及内置固件优化，如果选择“平衡”模式并且系统需要更多性能，则无需在 Windows作系统中手动移动电池滑块，而是可以将电源配置文件调整为性能模式。
此功能可以在类似的功率预算下提供高达 19-20% 的额外性能，并且可以动态扩展。
5、单线程和多线程性能提升
根据英特尔公布的 SPECrate 2017 （INT）单线程性能对比图显示，Panther Lake CPU 将在与 Lunar Lake 和 Arrow Lake CPU 相同的功率下，可以带来 10% 的性能提升。在相同的性能水平下，Panther Lake CPU 可以获得 40% 的功耗降低。
在多线程方面，Panther Lake CPU 在相同功率下的性能比 Lunar Lake CPU 高 50% 以上；在类似性能水平下，功耗比 Arrow Lake CPU 低 30%。
6、Xe3 GPU
Xe3 保持了与 Xe2 相同的基本布局：八个用于浮点和整数数学的 Xe 矢量引擎，八个用于加速 AI 应用程序矩阵数学的 XMX 引擎，以及一个光线追踪单元。英特尔表示，Xe3 中的变化旨在改善两个痛点：更好地利用可用资源、正在进行的 Arc GPU 项目以及使架构更具可扩展性，这对于构建更大、更高性能的产品非常重要。之前的 Xe2 渲染切片包括多达四个 Xe 核心，从中构建了小到 Lunar Lake 的 iGPU（两个渲染切片）和大到 Arc B580（五个渲染切片）的图形处理器。
另一方面，Xe3 渲染切片从六个 Xe 核心开始，到目前为止，它已被用于制造两个 iGPU。
Panther Lake SoC采用了最高双渲染切片、12 个 Xe3 核心GPU，它将在的最高性能变体中为游戏、内容创建和 AI 工作负载提供支持。
虽然鉴于 Xe3 渲染切片从六个 Xe 核心开始，但是低端版本Panther Lake 上较小的 Xe3 GPU 仅包含四个 Xe 核心。英特尔一直对其图形引擎的大小保持一定程度的细粒度控制（一直延伸到 Arc 之前的日子），以满足各种产品需求，因此即使 Xe3 从每个渲染切片的六个 Xe 核心开始，它可以缩小也就不足为奇了。
英特尔表示，与其前身相比，每个 Xe3的Xe Core 可以多保持 25% 的线程传输——从 8 个增加到 10 个——并且该内核可以为每个线程分配每个 Xe 矢量引擎的寄存器文件的分区，以实现更好的利用率。
变量寄存器分配对于 Xe3 来说确实是新的。以前的Arc GPU使用更粗略的每线程寄存器分配策略，这给充分利用内核的可用资源带来了挑战。英特尔表示，这是 Xe3 架构的一项关键改进，并表示它“对性能产生了巨大影响”。
Xe3 的另一个重大结构变化之一——至少对于 Arc iGPU 来说——是每个 Xe 内核共享本地内存的增加。Xe3 现在包括 256KB 的共享本地内存，高于 Lunar Lake 上 Xe192 中的 2KB 和 Meteor Lake 上改进的 Xe-LPG 架构。英特尔表示，从这种共享本地内存溢出的工作负载是旧 Arc iGPU 性能缺陷的主要原因，因此添加更多工作负载是一种明智且相对简单的架构改进，具有重大的性能回报。
值得注意的是，这一变化只是使 Xe3 iGPU 与桌面 Xe2 产品提供的基本资源保持一致。Arc B580 和 B5700 每个 Xe Core 已经拥有 256KB 的本地内存，因此不要指望这种增长会带来性能奇迹。英特尔在这里添加更多本地内存这一事实可能表明，Battlemage 独立 GPU 上这种结构的大小是正确的决定，值得在 Arc B 系列图形堆栈中采用。
缓存层次结构中发生更远的更大更改。在其最大的 12 核配置中，Panther Lake 的 Arc GPU 现在拥有 16MB 的共享 L2 缓存，是 Lunar Lake 八核图形引擎的两倍。对于这种规模的 GPU 来说，这绝对是一个庞大的 L2;相比之下，Arc B580 仅配备 18MB（或多 12.5%）的 L2，芯片需要供电的 Xe 内核增加了 67%。
英特尔表示，更大的L2缓存减少了Panther Lake连接图形处理器和主存储器的封装内结构上的流量，这对于可能与CPU和NPU争夺RAM访问权限的集成图形处理器来说是一个重要的考虑因素。英特尔展示了一张图表，声称与以8MB L2为基准的产品相比，结构流量减少了17%至36%。
Xe3还具有许多较小但仍然重要的改进。Xe2的射线追踪引擎允许对射线三角形交点进行异步评估，但这些测试的结果必须按顺序解析。这一责任落在了线程排序单元身上，该单元以前可能会导致光线跟踪管道中的备份。英特尔表示，Xe3中改进的光线追踪引擎可以在分拣单元赶上飞行时动态减缓新光线的调度。
英特尔还提高了名为统一返回缓冲区（URB）的缓存的性能，URB是GPU上功能单元之间传递数据的一种方式。该公司为Xe3 URB配备了一个新的管理代理，可以对这个缓冲区进行部分更新，而不需要对每个上下文切换进行完全刷新，从而降低了跨功能单元通信的成本。
Xe3还包括对固定功能硬件的改进，以提高一些常见图形任务的性能。该公司表示，预计各向异性过滤率将提高2倍，模板测试率将提高两倍。
在一系列专有微架构基准测试中，与月球湖上的Xe2 GPU相比，你可以看到12 Xe3 Core GPU在某些操作中的性能在Xe2和Xe3之间没有变化，这只是因为每个渲染切片的可用资源没有增长。英特尔证明，随着Xe核心从Lunar Lake 到Panther Lake的12Xe配置增加50%，其他一些操作也呈线性增长。
光线三角形相交测试、各向异性滤波、网格渲染和内存中的分散读取等操作开始展示Xe3中的微体系结构和缩放改进；与Xe2相比，它们都享有2倍或更好的加速。
对于对寄存器施加大量压力的着色器，Xe3的动态寄存器分配可以在英特尔的内部微基准测试中提供1.9倍到3.1倍的性能提升。深度测试操作是现代渲染管道中一个非常重要和基本的部分，可以享受1.9倍到令人难以置信的7.4倍的加速。
英特尔目前还没有谈论Xe3 GPU的时钟速度等详细规格，但该公司确实提供了一套粗略的功率与性能图，这是早期硅产品的典型特征。
第一种说法表明，12Xe Core GPU的缩放范围比Lunar Lake大得多。如果在月球湖上获得大量额外功率，12Xe Core Arc GPU可以提供50%或更高的性能作为交换。如果我们在这张图表中看到与月球湖相同的功率水平，性能提升要温和得多，但仍然存在。
在讨论每瓦性能改进时，英特尔转而指出Arrow Lake-H iGPU，该公司声称在相同性能下，其效率提高了40%以上。我们当然希望Panther Lake在这场比赛中提供每瓦性能的改进，因为Arrow Lake-H iGPU基于老化的Xe LPG架构，该架构首次在近两年的Meteor Lake首次亮相，并植根于三年前的Alchemist架构。
如果你直接将Panther Lake和 Lunar Lake的效率进行比较，Xe3仍然可以提高每瓦的性能，但它更小（如果我们不得不注意的话，可能不到20%）。撇开相关比较不谈，我们应该在这里得到的是，与该公司过去的集成GPU相比，月球湖iGPU（至少在其12 Xe Core形式下）提供了每瓦性能的改进和更广泛的性能扩展可能性。
然而，令人印象深刻的是，这些改进都是通过架构改进实现的。英特尔表示，它没有改变用于制造GPU拼块的工艺技术（可能是相对于Arrow Lake），因此这些对功耗和性能的提升完全来自上述架构的改进。
英特尔谈论Xe3性能的另一种方式是，在Lunar Lake和Panther Lake上渲染一个假设帧所需的时间。正如任何图形性能爱好者所知，平均较低的帧时间意味着更高的帧率。一帧作为基准并不是非常有用，但英特尔在帧时间旅程中的旅程显示了与Xe3微架构改进相关的几个关键改进。总体而言，在12 Xe3 Core GPU上，同一帧的渲染时间为22.84毫秒，减少了50%。
英特尔的 NPU 架构包括一个 MAC 阵列，这是一个执行乘法的单元阵列。在上代的Lunar Lake 中，NPU4 在其单独的神经计算引擎中有两个 MAC 阵列切片，每个切片有两个 Shave DSP 及其后端功能。
英特尔表示，这是非常低效的，因此Panther Lake采用了全新的NPU5，他们通过包含单个神经计算引擎和简化后端功能，将 MAC 阵列吞吐量提高了一倍。与上一代Lunar Lake相比，这使得 Panther Lake 每单位面积拥有更多的 MAC。
所有 Panther Lake SoC 中的 NPU5 将配备三个 MAC 阵列，其大小是上一代 MAC 阵列的两倍。有 3 个 NCE、12K MAC、4.5 MB 暂存器 RAM、6 个 SHAVE DPS 和 256 KB 的 L2 缓存。这导致 TOPS/面积提高了 >40%。
NPU5 的另一个改进是围绕 INT8 和 FP8 等不同 AI 格式进行了优化。这使得 NPU5 成为第一个在其 NPU 上提供 FP8 格式的支持。新架构还使NPU5能够并行处理不同类型的乘法，例如4096 MAC/cycle INT8、4096 MAC/cycle FP8和2048 MAC/cycle FP16。与 FP16 相比，FP8 的每瓦性能提高了 50% 以上，结果相似。
以下是 NPU5 与 NPU4 的微基准测试：
至于具体的AI算力，NPU5 可以提供 50 TOPS 的 AI 计算，仅比 Lunar Lake NPU的 48 TOPS高出了2 TOPS，但比 Meteor Lake 和 Arrow Lake SoC 中的 NPU3 和 NPU3.5 有了很大的提升。
英特尔表示，Panther Lake SoC平台总的AI算力已经达到了180 TOPS，是当前一代 SoC 中算力最高的，其中 NPU 提供 50 TOPS，CPU 提供 10 TOPS，GPU 提供 120 TOPS算力。
8、支持更快的 LPDDR5 和 DDR5
在内存支持方面，Panther Lake 支持更高速、更大容量的 DDR5/LPDDR5 内存。
其中，对于 LPDDR5，Panther Lake支持的最大内存速度为 9600 MT/s，支持的容量高达 96 GB。对于 DDR5，支持的内存速度也提升至 7200 MT/s，支持的容量高达128 GB。
与 Arrow Lake 相比，Panther Lake支持的 DDR5 速度提高了 12.5%，支持的LPDDR5 速度则提高了 14.2%。Panther Lake的LPDDR5 速度也比 Lunar Lake 提高了 12.5%，但 Lunar Lake CPU 无法获得传统的 DDR5 支持。这是 Panther Lake 的低功耗产品相对于 Lunar Lake 的另一个优势，使 OEM 能够灵活地提供这两种标准。
至于封装内存或 MOP 支持，Panther Lake 支持了 PCB 上的内存设计，为 OEM 提供了更大的灵活性和选择，可以为其平台集成正确的内存标准、速度和容量，而不是依赖专用和预配置的内存类型。而上一代的 Lunar Lake 则采用的是 MoP 设计，这确实为 OEM 节省了成本，但并没有产生英特尔所希望的成本扩展。
除了内存支持外，更广泛的内存选择还为平台提供商提供了不同价位的更广泛的选择。也无需添加 PMIC，这进一步降低了 MoP 所需的成本和相关实施。因此，MoP 看起来只是在 Lunar Lake 中获得的一次性东西，但如果成本规模和设计允许，可能会在未来再次看到它。
此外，Panther Lake CPU 还将支持 LPCAMM 标准，虽然目前在发布时可能看不到这样的配置。
9、无线连接获得两项重大升级
英特尔为 Panther Lake 平台添加两项主要无线连接升级。首先是 Wi-Fi7 R2，这是一个名为 Whale Peak 2 的集成 Wi-Fi 解决方案，它是一种带有专用 PMIC 的封装解决方案。
该解决方案由英特尔 Killer 1775 Wi-Fi7“BE211 CRF”模块补充。新解决方案提供高达 6 GHz 频段和 320MHz 双通道宽度、WPA3 安全性和 256 位加密、多链路作 （MLO） 支持和 4K QAM。
Wi-Fi 7 R2 的一些新功能包括：
多链路重新配置（跨活动链路的动态资源配置和管理）；
受限 TWT（基于客户端类型和优先级的增强 AP 资源分配）；
单链路 eMLSR（支持单无线电客户端 MLO，同时进行 1 对 2 链路探测）；
P2P信道协调（允许AP为P2P作预留某些信道）。
此外， Panther Lake在支持蓝牙6的同时，还带来了蓝牙 LE 音频解决方案，它提供真正的无线立体声和多流音频支持，以及更长的配件电池寿命（功耗降低多达 50%）、广播源的能力、更高速率的音频采样（增强的音乐和语音质量）、增强的耳机源切换和改进的可访问性。双蓝牙的配置，也使得整体的连接性能大幅提升。
10、三种芯片配置
英特尔的 Panther Lake CPU 将分为三种不同的芯片配置，每个 SoC 都有不同的成本和性能目标。
Panther Lake 8核版 = 4 个 P 核 + 0 个 E 核 + 4 个 LPE 核 + 4 个 Xe3 核
Panther Lake 16核版= 4 个 P 核 + 8 个 E 核 + 4 个 LPE 核 + 4 个 Xe3 核
Panther Lake 16核 12 Xe版= 4 个 P 核 + 8 个 E 核 + 4 个 LPE 核 + 12 个 Xe3 核
具体来说，最小的8核版Panther Lake SoC 有4个P核+4个LPE核，英特尔没有透露其缓存层次结构的完整规格，但由于它缺乏具有L3缓存且性能更高E 核集群，猜测该芯片可能只有 12MB 的缓存在其四个 P 核之间共享。此外，它包括一个小型GPU，拥有4个 Xe3 图形核心。该芯片可以使用速度高达 6800 MT/s 的传统 DDR5 SO-DIMM 或 LPCAMM 内存模块，或以高达 6400 MT/s 的速度运行LPDDR5X内存。
对于存储和外围设备控制器，8核版Panther Lake SoC 上的平台控制器磁贴提供 12 个 PCIe 通道（4个 Gen 5 和 8 个 Gen 4），这足以连接 Gen 5 SSD 以及低端存储设备或独立 GPU。由于其相对较低的GPU核心数量、适度的图形性能和有限的内存速度，我们可能会在更多入门级笔记本电脑中看到这款芯片，这些笔记本电脑优先考虑轻量化和电池寿命而不是绝对性能。
16核版Panther Lake SoC相比8核版Panther Lake SoC 主要是增加了8个 E 核。这款计算芯片在 P 核和 E 核上分别具有12MB的二级缓存，并具有高达 18MB 的共享 L3缓存。GPU方面，则保持了相同的4核心的 Xe3 GPU。
最大内存支持也升级到 8533 MT/s LPDDR5X 和 7200 MT/s DDR5。其平台控制器Tile具有多达 20 个 PCIe 通道，其中有 12 个 PCIe Gen5。GPU则依然是基于 Xe3 架构的 4 个 Xe 核心，该架构基于英特尔自己的“Intel 3”工艺节点制造。
旗舰级的16核12 Xe版Panther Lake在保留了与16核版相同的Compute Tile基础上，将GPU升级到了12核心的Xe3 GPU，其中还包含了12个光线追踪单元，使得该版本的Panther Lake图形性能大幅提升。此外，对于内存支持升级到了LPDDR5X-9600，9600 MT/s 速度或 150+ GB/s 带宽和 LPDDR5x 标准对于更大的图形单元至关重要。
英特尔计划在今年底发货Panther Lake，预计明年年初将会有相关AI PC产品首发搭载。
编辑：芯智讯-浪客剑
传三星将对DDR5涨价60%，发展趋势持续观察，更多内容持续跟进，真实情况详细说明
传英伟达因DRAM短缺已停止向G，最新动态持续更新，热点消息及时呈现，热门话题深入了解
SK海力士宣布转型“全栈AI存储，更多内容持续跟进，行业变化清晰解读
荷兰政府发声明闻泰科技接近涨停但，重点信息全面梳理，关注焦点及时追踪，实用内容深入说明，关键信息快速掌握
力积电DRAM代工价格将持续向上，相关资讯同步更新，最新消息全面呈现，主要亮点集中展示，关注焦点及时追踪
2025Q3全球智能手机市场三星，重点信息全面梳理，热点消息及时呈现，主要亮点集中展示
大疆提起上诉硬刚美国国防部，事件脉络清楚整理，更多内容持续跟进
传特朗普政府拟批准H200芯片对，真实情况详细说明，主要亮点集中展示，重点信息全面梳理，事件脉络清楚整理
传软银拟收购Marvell与Ar，核心看点完整汇总，事件脉络清楚整理，精彩内容不容错过，热门话题深入了解
闻泰科技已向荷兰政府提起上诉，相关资讯同步更新，重点信息全面梳理
联发科推出Wi-Fi8芯片平台F，重要细节逐步揭晓，相关进展值得关注，重点信息全面梳理
AMD前高管加盟三星补强Exyn，最新动态持续更新，热点消息及时呈现
华为云CEO张平安连降三等多名云，最新消息全面呈现，真实情况详细说明，核心看点完整汇总，关键信息快速掌握
聚焦云端AI芯片燧原科技顺利完成，核心看点完整汇总，真实情况详细说明
日本突发7.6级地震对半导体产业，发展趋势持续观察，重要细节逐步揭晓，重点信息全面梳理
2025Q3全球智能手机市场三星，相关进展值得关注，重要细节逐步揭晓
壁仞科技冲刺“港股GPU第一股”，主要亮点集中展示，热点消息及时呈现，事件脉络清楚整理，精彩内容不容错过
SK海力士推迟HBM4量产与扩产，事件脉络清楚整理，相关资讯同步更新
基于ImaginationDXD，精彩内容不容错过，重点信息全面梳理，行业变化清晰解读，关注焦点及时追踪
Sandisk对NAND涨价50，重要细节逐步揭晓，重点信息全面梳理，实用内容深入说明
纽约州批准美光输电计划推进100，实用内容深入说明，重点信息全面梳理，更多内容持续跟进，实用观点完整分享
寒武纪前三季赚了16亿牛散章建平，实用内容深入说明，热点消息及时呈现
鼎龙股份潜江二期300吨光刻胶量，事件脉络清楚整理，重要细节逐步揭晓，实用内容深入说明，相关资讯同步更新
中微公司前三季度营收大涨46.4，更多内容持续跟进，最新动态持续更新
Intel18A良率已有惊人提升，相关资讯同步更新，热门话题深入了解，发展趋势持续观察，重点信息全面梳理
无需逐案申请三星SK海力士获美对，更多内容持续跟进，重点信息全面梳理，行业变化清晰解读
2025年第三季数据中心GPU出，主要亮点集中展示，实用观点完整分享
灵明光子宣布起诉侵犯发明专利速腾，最新动态持续更新，实用内容深入说明，热点消息及时呈现
江波龙推出业内首款集成封装mSS，实用内容深入说明，发展趋势持续观察，重要细节逐步揭晓
