三星发布10nm以下的DRAM技术

12月16日，三星电子在旧金山举行的第70届国际电子器件会议上宣布，其旗下三星先进技术研究所（SAIT）成功开发出一种新型晶体管，能够在10nm以下的制程节点上生产DRAM，这个突破将解决移动DRAM发展中的关键挑战。这项技术的重点在于实现小于10nm的DRAM 制程，这对于移动DRAM 来说是一个重要的障碍，因为传统的演进方法已经达到物理极限。

三星将其技术命名为“用于10nm以下CoP垂直通道DRAM晶体管的高耐热非晶氧化物半导体晶体管”，其采用存储单元堆叠在外围电路上，这种方法简称为单元-外围电路（Cell-on-Peri，简称CoP）。这与目前将外围电路放置在存储单元下方的方式截然不同，因为外围电路在高温堆叠过程中容易受到损坏，导致性能下降。因此，三星采用了一种基于非晶铟镓氧化物（InGaO）的晶体管，这种晶体管可以承受高达 550 摄氏度的高温，从而防止性能下降。

三星补充说，这种垂直沟道晶体管的沟道长度为 100nm，可以与单片 CoP DRAM 架构集成。并且，在测试过程中，漏极电流的劣化程度极小，晶体管在老化测试中也表现良好。

消息人士称，该技术目前仍处于研究阶段，未来将应用于10nm以下的0a和0b类DRAM。后续随着这项技术的推出，有望使三星在高密度存储器市场中更具竞争力。

编辑：芯智讯-林子