良率高达94.34%！复旦大学团队成功研发新型二维闪存

近日，复旦大学研究团队成功利用二维材料制造了功能齐全的存储芯片，并将其直接集成到了传统的硅基芯片上，兼具高速度、低功耗与大容量特性，可大幅提升AI训练与推理效率。而且，从全芯片测试中获得了高达94.34%的良率。目前相关研究成果已经于9月10日发表在国际顶级学术期刊《Nature》上。

论文题目为《全功能二维-硅基混合架构闪存芯片》。复旦大学集成电路与微纳电子创新学院、集成芯片与系统全国重点实验室研究员刘春森和教授周鹏为论文通讯作者，刘春森研究员和博士生江勇波、沈伯佥、袁晟超、曹振远为论文第一作者。

今年4月，周鹏、刘春森团队研发出“破晓”（PoX）二维闪存原型器件，实现了400皮秒超高速非易失存储，是迄今最快的半导体电荷存储技术，为打破算力发展困境提供了底层原理。时隔半年，该团队成功将“破晓”与成熟硅基CMOS（互补金属氧化物半导体）工艺平台深度融合，率先研发出全球首颗二维-硅基混合架构芯片。

作为集成电路的前沿领域，二维电子学近年来获得很多关注，但如何让这项技术得到真正的应用，让二维电子器件走向功能芯片，周鹏、刘春森团队主动融入产业链，尝试从未来应用的终点出发，“从10到0”倒推最具可能性的技术发展路径。

如何将二维材料与CMOS集成又不破坏其性能，是复旦大学研究团队需要攻克的核心难题。“我们没有必要去改变CMOS，而是要去适应它。”团队从本身就具有一定柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟CMOS电路分离制造，再与CMOS控制电路通过高密度单片互连技术（微米尺度通孔）实现完整芯片集成。

根据论文指出，复旦大学团队使用了其称之为ATOM2CHIP（一款基于原子级器件到芯片）的工艺，直接在传统的 0.13 微米 CMOS 硅芯片顶部生长了一层只有几个原子厚的二硫化钼。从而形成了一种混合芯片，将 2D NOR 闪存阵列与标准 CMOS 控制器相结合，有效地弥合了实验性纳米材料和行业标准制造之间的差距，攻克了二维信息器件工程化的关键难题，解决了存储速率的技术难题。

为了实现这一目标，研究人员必须克服表面粗糙度的挑战。硅芯片即使在抛光后，也具有纳米尺度的不平坦地形，可能会撕裂或应力原子薄层。而ATOM2CHIP技术引入了一种保形粘合工艺，允许二维材料在底层电路的轮廓上“流动”而不会断裂，而二维友好的封装系统可以防止热和静电损坏。

同样重要的是该团队的“跨平台系统设计”，这是一个自定义接口，确保二维材料层可以与 CMOS 控制逻辑无缝通信。这种设计支持指令驱动作、32-bit并行性和随机访问，或者换句话说，这是功能齐全的存储芯片。

数据显示，基于该CMOS电路控制的二维存储芯片测试，支持8-bit指令操作，32-bit高速并行操作与随机寻址，良率高达94.34%。且每个bit存储仅消耗 0.644 皮焦耳，远低于当今硅闪存电池的能量消耗。该存储器表现出 20 纳秒的快速编程和擦除、十年数据保留以及超过 100,000 次写入周期的耐用性。

研究人员在论文中指出，这个成果是将二维电子学的优势扩展到现实应用中的重要里程碑。其影响不仅限于闪存储存，若能进一步扩展，这种混合构架将大幅降低功耗并提高下一代处理器和人工智能处理器的密度，进而在原子极限上继续推进摩尔定律。尽管大规模生产仍需数年时间，但这是二维材料距离商业应用最近的一次尝试。

编辑：芯智讯-浪客剑