台积电将于9月启动多项目晶圆服务，2nm制程也将首次支持

8月29日消息，据《工商时报》报道，台积电将于9月启动CyberShuttle（晶圆共乘）服务，业内人士透露，依照往年惯例，3月、9月各有一次向客户收件的机会，协助业者抢攻今年下半年及明年上半年的各式制程计划，吸引IC设计大厂争相卡位。据了解，本次重头戏有望出现2nm节点制程，提供技术领先业者抢先布局。

目前台积电2nm技术进展顺利，新竹宝山新厂明年量产计划不变，外传苹果2025年考虑采用台积电2nm制程，iPhone 17系列可能是第一批使用的设备。

台积电N2P以及A16均在2026年下半年进入量产，持续提升功耗以及芯片密度。ASIC业者同步摩拳擦掌，尽管首次2nm流片（Tape Out）尚无法确认客户意向，然而，这将会是领先业界制程，未来更保有技术领先的地位。

CyberShuttle或称MPW（多项目晶圆），是指将来自不同客户的芯片同时放在同一片测试晶圆（Test Wafer）上，不仅可共同分担光罩的成本，并能快速完成芯片试产和验证，强化客户的成本优势与经营效率。

以台积电为例，CyperShuttle服务还提供验证IP（硅智财）、Standard cell（标准单元库）及I／O的子电路功能与制程兼容性；据悉能较原型设计（Prototype）成本减少90%。台积电表示，现阶段的CyperShuttle服务涵盖最广泛的技术范围，每个月最多能提供10个Shuttles服务。

今年9月台积电2nm制程有望首次开放提供测试芯片机会；IC设计业者指出，有别于以往业界熟悉的鳍式场效晶体管（FinFET），迭代进入环绕式闸极场效晶体管（GAAFET）结构，必须要让市场尽快熟悉，并针对制作流程改进；同时也能提供相关产品给予终端客户，证明已具备2nm设计实力。

IC设计大厂指出，N2／A16开始设计很复杂，无论是chiplet、3D，明年2nm测试芯片就会tape out。不过公司也强调，现在谈赢得项目为时尚早，还需要多方面合作，但几乎与每一家CSP业者都密切洽谈下一代产品，仰赖的也是领先的技术。

ASIC（特定应用集成电路）业者透露，以CyberShuttle来看，7nm以下先进制程项目数量不多，仍以成熟制程为主，可看出未来竞争将集中于少数前端业者身上，若未搭上2奈米首班车，恐将落后竞争对手半年时间，取得Shuttle车票更显重要。

编辑：芯智讯-浪客剑