SK海力士研发AIP制程，挑战300层以上NAND制造瓶颈

2月12日消息，据韩国媒体zdnet.co.kr报导，韩国存储芯片大厂SK海力士正在开发一项名为AIP（All-In-Plug） 新一代制程技术，目标是在实现300 层以上高堆叠NAND Flash的同时，大幅降低制造成本。

据介绍，目前的NAND Flash需多次进行关键蚀刻流程，但是随着堆叠层数进入到300层以上，将会面临使制造成本与制程难度同步大幅上升。AIP 技术则聚焦于NAND Flash制造核心的High Aspect Ratio Contact（HARC）蚀刻流程，通过整合多段制程、减少重复步骤，目标是在维持制程可行性的同时，降低生产成本并改善产能效率。

如果AIP技术顺利导入量产，预期自V11 等新一代NAND Flash起，可明显减少蚀刻步骤数量，并为更高堆叠层数的存储芯片建立更具经济性的制造基础。

SK海力士副总裁Lee Sunghoon在“SEMICON Korea 2026”主题演讲中就曾指出，随着半导体制程复杂度持续提升，沿用过去的技术方式已难以支撑未来发展，因此SK海力士正建立可预测的新一代制程技术平台，并同步评估更新一代的DRAM 与NAND 的关键技术。

Lee Sunghoon 表示，高堆叠层数的NAND Flash成本上升的关键因素之一在于蚀刻制程次数增加，如何将多段流程整合为单一步骤，是公司当前的重要技术课题。

编辑：芯智讯-林子