AMD高级副总裁专访：GPU也将进入Chiplet时代！
6月24日消息，近日，外媒Tomshardware采访了AMD 高级副总裁、企业研究员兼产品技术架构师 Sam Naffziger，就AMD近年来在CPU、GPU以及Chiplet技术上的探索进行了分享。
admin
Semtech发布中国区LoRa® 私有网参考设计，满足本土应用拓展需求
目前，在全球运营商将4G作为主流网络且开始商用5G的背景下，2G网络的退网正在实施。与此同时，随着物联网的发展，对于低速率、低功耗的无线连接的需求仍在不断增长。以 LoRa® 为代表的低功耗广域网络(LPWAN)技术填补了这一缺口，LoRa 从最初在小范围使用的无线技术，近年来已经成长为物联网领域普遍认可的事实标准，LoRaWAN® 更在2021年获批国际电信联盟(ITU)的国际标准。LoRa生态发展蓬勃，国内的LoRa产业链企业数量已超过3000家。
半导体市场前景转弱？终端市场需求及库存去化是关键
6月24日消息，近日欧系外资发布最新报告指出，半导体需求前景正在减弱中，尤其是消费领域的去库存化，成熟制程代工厂的供应紧张状况也在缓解，尽管28/40nm、网络、汽车/ 工业功率半导体相对紧张，但随供应链面临定价和毛利率正常化的压力，已先发生在无晶圆厂的芯片设计公司，以后将扩大至代工厂和其他领域。
打造智能驾驶整体解决方案，吉咖智能总部落户苏州
6月23日，由吉利汽车集团和亿咖通科技联合创立的吉咖智能机器人有限公司总部开业仪式在苏州市相城区隆重举行。
因美国“芯片法案”难产，英特尔推迟俄亥俄州晶圆厂奠基仪式
6月24日消息，据华尔街日报报道，英特尔推迟了此前计划于7月22日与俄亥俄州及联邦政府高官一起为其俄亥俄州晶圆厂举行的奠基仪式。据华尔街日报看到的一封电子邮件显示，英特尔已于当地时间本周三告诉了相关官员，它将无限期推迟庆祝活动，至于推迟的原因，“部分是由于围绕着停滞不前的为美国生产半导体法案创造有益激励措施的不确定性”。
2022年全球成熟制程晶圆代工产能将增长20%
6月24日消息，根据TrendForce资料显示，2022年全球晶圆代工产能年增约14%，其中八英寸产能因扩产较不符合成本效益，增幅远低于整体产业平均，年增约6%，而12英寸年增幅则为18%。
格芯新加坡新厂房的首台设备正式搬入
2022年6月23日，全球领先的特殊工艺半导体制造商格芯（GF）（纳斯达克股票代码：GFS）今日宣布，首台设备已经搬入该公司位于新加坡园区的新厂房。格芯与新加坡经济发展局携手合作，与忠实客户共同投资，在新加坡产能扩容第一期工程破土动工仅一年之后达成了这个里程碑。随着这个里程碑的达成，格芯又向新加坡工厂制造产能扩容的目标迈进了一步，从而能够更好地满足全球市场对格芯制造芯片的更多需求，这些芯片广泛应用于汽车、智能手机、无线连接、物联网（IoT）设备和其他应用。
新思科技针对台积电N6RF制程推RF设计流程，强化5G SoC开发效率
为因应日益复杂的RFIC 设计要求，新思科技(Synopsys) 近日宣布针对台积电N6RF 制程推出最新的RF 设计流程，此乃新思科技与安矽斯科技(Ansys) 和是德科技(Keysight) 共同开发的最先进RF CMOS 技术，可大幅提升效能与功耗效率。该流程可协助其共同客户实现5G 晶片的功耗与效能优化，同时加速设计效率，从而加快产品的上市时程。
前台积电厂长+前尔必达社长！昇维旭建12吋DRAM厂，计划2024年1季度试产
6月22日消息，据台湾媒体报道，近期在深圳新成立的DRAM厂商昇维旭技术公司（SwaySure），在宣布前尔必达社长、紫光集团高级副总裁坂本幸雄出任首席战略官之前，就挖来了前台积电最强18厂厂长刘晓强担任CEO。
应对传统摩尔定律微缩挑战需要芯片布线和集成的新方法
EUV光刻技术已经到来，这使得在芯片上打印更小的晶体管特征和布线成为可能。但这些从业者也面临新的挑战。国际电子器件会议（IEDM 2019）的“逻辑的未来：EUV来了，现在怎么办？”圆桌论坛上，行业专家提出这种技术简化了图形化，但这并不是灵丹妙药。我列出了参会人员所讨论到的几个挑战，他们提出来的解决方案如今正在半导体行业的新路线图中逐步实现。
10Gbps！全球最快！国产最强LPDDR5/5X接口IP成功量产！
6月23日消息，近日，国产半导体IP及GPU厂商芯动科技宣布以先进FinFet工艺量产了全球最快的LPDDR5/5X/DDR5 IP一站式解决方案，传输速率先突破10Gbps，领先市场最高端LPDDR5（6.4Gbps）一倍左右。
Cadence通过面向TSMC先进工艺的PCIe 5.0 PHY和控制器IP规范合规性认证
中国上海，2022年6月23日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，其面向 TSMC N7、N6 和 N5 工艺技术 PCI Express®（PCIe®）5.0 规范的 PHY 和控制器 IP 在 4 月举行的业界首次 PCIe 5.0 规范合规认证活动中通过了 PCI-SIG® 的认证测试。Cadence® 解决方案经过充分测试，符合 PCIe 5.0 技术的 32GT/s 全速要求。该合规计划为设计者提供测试程序，用以评估系统级芯片（SoC）设计的 PCIe 5.0 接口是否会按预期运行。
