联发科基于台积电2nm的旗舰SoC芯片已经完成设计流片

2025 年9月16日，联发科（MediaTek）宣布，其首款采用台积电 2nm 制程的旗舰系统单芯片（SoC）已成功完成设计流片（Tape out），成为首批采用该技术的公司之一，并预计明年底进入量产。

双方一直以来持续在旗舰移动平台、运算、车用、数据中心等应用领域，共同打造兼具高性能与高能效的芯片组，而此次合作更象征着联发科与台积电坚实伙伴关系的全新里程碑。

台积电的 2nm 制程技术首次采用能够带来更优异的性能、功耗与良率的纳米片（Nanosheet）晶体管架构。联发科首款采用台积电 2nm 制程的芯片预计于 2026 年年底上市。

台积电的增强版 2nm 制程技术与现有的 N3E 制程相比，逻辑密度增加 1.2 倍，在相同功耗下性能提升高达 18% ，并能在相同速度下功耗减少约 36%。

联发科董事、总经理暨营运长陈冠州表示：“此次采用台积电 2 纳米制程技术的芯片开发，再次展现我们引领业界，将先进半导体制程技术赋能于广泛的设备和应用解决方案的创新能力。我们与台积公司长期紧密合作，让 联发科旗舰产品拥有至高性能与能效，为全球客户带来从边缘到云端的卓越解决方案。”

台积电业务开发、全球业务资深副总经理暨副共同运营长张晓强博士表示:“台积电的 2 纳米技术标志着进入纳米片时代的重要一步，展现了我们为满足客户需求所付出的不懈努力，通过持续调整和提升我们的技术，提供高效能的计算能力。我们与联发科的持续合作，旨在最大化提升性能与能效，覆盖广泛的应用领域。”

编辑：芯智讯-浪客剑