台积电5nm制程试产，并推出完整设计架构！

4月4日消息，晶圆代龙头大厂台积电今天宣布，其5nm制程已正式进入试产阶段，并已在开放创新平台下推出完整的5nm设计架构，可协助客户实现实现支持下一代高效能运算应用产品的5nm系统单芯片设计，主要目标市场为5G与人工智能（AI）市场。

台积电表示，相较7nm制程，5nm的微缩功能在Arm的Cortex-A72核心上能够提供1.8倍的逻辑密度，性能可提升15%。此外，5nm制程将会完全采用极紫外光(EUV)微影技术，因此可带来EUV技术提供的制程简化效益。

台积电指出，5nm制程能提供芯片设计业者全新等级的效能及功耗解决方案，支援下一代的高端移动及高效能运算需求的产品。

此外，台积电还与益华(Cadence)、新思科技(Synopsys)、Mentor Graphics及ANSYS等EDA工具厂商合作，通过台积电的开放创新平台电子设计自动化验证专案，可帮助客户进行全线电子设计自动化工具的验证。

台积电指出，5nm设计架构包括5nm设计规则手册、制程设计套件及通过硅晶验证的基础与界面硅智财，并且全面支持通过验证的电子设计自动化工具及设计流程。

台积电研究发展与技术发展副总经理侯永清表示，“在5nm世代，设计与制程需要密切的共同最佳化，台积电与设计生态系统伙伴紧密合作，可确保在客户需要时能提供经由验证的硅智财组合与电子设计自动化工具。”

目前全球7nm以下先进制程赛场只剩下台积电、三星以及英特尔。其中台积电抢先进入7nm制程，且支持基于EUV工艺的7nm加强版（7nm+）制程已经按原计划于3月底量产，全程采用EUV技术的5nm制程已经进入试产。

相比之下，目前英特尔10nm（相当于台积电7nm）仍未量产。而三星虽然去年底就宣布7nm EUV制程进入量产，但到现在似乎仍未投入使用，三星最新的Exynos 9820也并未采用自家7nm EUV制程。根据预计可能要等到2020年初，三星的7nm EUV才会应用。

编辑：芯智讯-林子