11月11日，AMD正式披露了Zen 6和Zen 6c微架构细节，同时宣布第六代EPYC服务器处理器（代号“Venice”）SP7平台即日起开始出货。这是AMD自Zen 4以来服务器CPU架构幅度最大的一次代际更新：台积电2nm工艺、最高256核512线程、16通道DDR5-8000/MRDIMM-12800内存、PCIe Gen 6。AMD强调，AI智能体（Agentic AI）正在让CPU重新变得不可或缺。
Agentic AI：CPU与GPU的比例从1:4走向1:1
过去十多年，云计算服务几乎百分之百基于CPU运行。但随着以ChatGPT为代表的生成式AI时代的到来，数据中心开始进入以GPU和AI加速器为主导的加速计算时代：大量模型训练和推理任务转移至GPU及专用AI加速器，CPU仅承担通用计算、数据处理和系统调度等任务，CPU与GPU在AI服务器中的配比普遍遵循1:4或1:8的模式，CPU在整个AI算力体系中的地位被大幅弱化。但是，随着智能体AI的兴起，这一格局正在被逆转，CPU正重新回到AI算力架构的核心位置。这背后是智能体AI工作流的本质变化。
在智能体AI的工作流中，CPU成为了连接模型、数据、应用与外部工具的系统级调度中枢，负责任务编排、资源协调、查询数据库、调用API、检索上下文和执行控制等关键工作。所有这些任务都是CPU密集型的，而不是GPU密集型，因此CPU的性能和吞吐量正成为决定AI工厂效率的关键瓶颈。
苏姿丰此前也多次强调，随着智能体AI的发展，AI基础设施的架构将由之前以GPU为主，转向CPU与GPU并重。AI服务器内的CPU与GPU的配比，将由原来的1:8转向1:1，这在当前庞大的GPU需求基础上，进一步带来巨大的CPU需求。
根据AMD公布的预测数据显示，到2030年投入生产环境的活跃Agent数量将达到25亿个，较当前增长近80倍，预计到2030年将分别达到1.4万亿美元和2200亿美元，5年间的年复合增长率分别为45%和50%。
Zen 6架构细节公布，IPC性能提升27%
AMD的这一判断构成了Zen 6产品策略的底层框架。AMD将服务器CPU的负载拆成两类：Agent Sandbox需要尽可能多的核心与线程，同时运行更多Agent；GPU Host节点则更看重高频与低延迟，避免昂贵的加速器因等待CPU而闲置。Zen 6与Zen 6c两种核心设计，正是对这两类负载的分别回应。
据介绍，标准Zen 6架构主要面向低延迟与高频率：Zen 6架构的单个CCX核心数从Zen 5的8个增至12个，共享L3缓存从32MB增至48MB，最高频率从上代的5.0GHz提升至5.3GHz，最高配置可达96核。
Zen 6c则面向最大单路性能：CCX核心数从16个翻倍至32个，共享L3缓存从32MB增至128MB，达到上一代的四倍，最高频率从上一代的3.7GHz提升至4.1GHz，最高256核。
Zen 6架构和Zen 6c架构均实现每核心4MB L3缓存，每个Zen 6核心还配备1MB私有L2缓存（16路组相联），L1指令缓存32 KB（8路），L1数据缓存48 KB（12路）。
在前端设计方面，Zen 6系列架构的分支预测器采用优化查找表，返回地址栈（RAS）扩大至64条目，支持每周期2次分支预测和最多3个预测窗口；取指带宽为每周期64字节，操作缓存从6K条目增至6.75K条目，最大操作交付带宽从12条/周期提升至18条/周期，8宽分发；执行单元方面，整数调度器采用分离式共享架构，包含96个共享ALU/AGU和48个专用ALU，共6个ALU（含2个乘法器）和3个分支单元；重排序缓冲区（ROB），Zen 6c从448条目扩大到640条目，Zen 6c的ROB条目则是576；整数物理寄存器堆从240增至352；浮点调度器从3×38增至3×60。
在指令集层面，Zen 6架构和Zen 6c基本相同，都引入完整AVX-512 FP16计算支持，新增Bit Matrix Multiply（BMM）指令，VNNI-INT8流水线从2条翻倍至4条。新增ISA还包括AVX-VNNI-INT8、AVX-NE-CONVERT、AVX-IFMA，以及内核层面的FRED（中断/异常/系统调用新接口）、PML（客户机脏页修改记录）和PLZA（特权级转换自动服务等级切换）。安全方面，Zen 6 系列还是是首个集成开源Caliptra 1.2信任根的x86架构，SEV-SNP也增加了RMPOPT和脏页优化。
在IPC性能上，根据AMD披露的数据显示，在采用固定频率测试，以16个核心为基准，对比Zen 5采用两个CCD承载16核、Zen 6C采用单个CCD承载16核，在企业级和云服务器工作负载中，Zen 6C的几何平均IPC提升约20%；在AI工作负载中，同样采用固定频率、16核的对比方式，Zen 6C相较Zen 5的几何平均IPC提升约31%。
综合AI和服务器工作负载，AMD给出的加权后Zen 6c几何平均IPC提升幅度约为27%。这组数据体现了Zen 6c在提高核心密度的同时，并没有牺牲单核性能表现，而是在不同类型的服务器工作负载中实现了明显的IPC提升。
相比之下，Zen 6 架构的改进重点不在 IPC 数字上。Zen 6 与 Zen 5 在底层执行资源上“大致相同”（如 ALU 数量不变，甚至将一个乘法单元换成了除法单元），主要改进集中在前端带宽（如指令缓存带宽提升 50%、重排序缓冲区扩大）和新指令集支持（如完整 AVX-512 FP16、BMM）。这些改动更多是为了让现有的执行单元“吃饱”，而不是直接拉高理论 IPC 上限。
由于 Zen 6c 拥有更大的调度资源，它在同频下的每时钟指令数（IPC）可能略高于标准 Zen 6。因此，标准 Zen 6 核心（包括未来桌面端 Ryzen 所用的）的 IPC 提升幅度，可能会比 20% 这个数字略小一些。
Venice CPU架构：双IOD分离，2nm CCD + 6nm IOD
作为Zen 6系列架构的首款产品，AMD 全新的第六代EPYC CPU “Venice” 采用最多8个计算芯粒（CCD）加2个I/O芯粒（IOD）的布局。其中，CCD使用台积电2nm工艺，IOD使用6nm工艺。
双IOD分离式设计的直接原因是内存通道数的翻倍：每个IOD集成8个DDR5通道，合计16通道，支持MRDIMM 12800 MT/s，单路理论内存带宽达到1.6TB/s。
芯粒互连采用Elevated Fanout Bridges（EFB），AMD称其能降低Die-to-Die数据传输的单位能耗并进一步降低延迟。平台采用第五代Infinity Fabric，支持更快的Fabric P-state切换。
配备“Zen 6c”核心的EPYC Venice最高支持256核/512线程，配备“Zen 6”核心的EPYC Venice最高支持96核/192线程，并且还通过3D V-Cache技术带来了高达1152MB的L3缓存。在功耗方面，EPYC Venice整体功耗最高600W。
在I/O与平台方面，支持1P/2P配置；最高支持128条PCIe Gen 6通道，每条通道的速率达到64 Gbps，是PCIe Gen 5（32 Gbps）的两倍。这不仅有助于GPU可以从CPU内存中更快地读取数据，并对于CPU-offload推理（将部分模型权重放在CPU内存中）也至关重要；支持CXL 3.1内存扩展；支持第五代Infinity Fabric；新增UPP、UBPS、FAST电源管理技术。
在内存支持方面，最高支持16通道MRDIMM（12,800 MT/s）；最高支持16通道DDR5（8000 MT/s）；24通道LPDDR5X（支持可更换SOCAMM2模块）。
在安全性方面，支持增强型RoT（支持RSA 4K和后量子密码PQC）；物理与旁路攻击防护；FIPS 140-3 Level 1；保密计算；AMD SEV（安全加密虚拟化）Trusted I/O。
产品矩阵：SP7先行，SP8与衍生型号随后
AMD此次将EPYC 9006拆成四个系列，而非延续单一平台策略。SP7旗舰平台先行出货，涵盖高密度Zen 6c与高频Zen 6两条产品线。SP8面向主流企业市场，预计2027年上半年推出。Venice-X（9006X）面向HPC，计划2027年下半年回归3D V-Cache，最高96核、1152MB L3缓存。Verano（9006 LP）面向AI Host节点，支持LPDDR5X，24通道内存，同样计划2027年下半年。
其中，SP7面向高性能场景，最多8个CCD，可配置96个Zen 6核心或256个Zen 6c核心，16通道DDR5 MRDIMM Gen2速率12800 MT/s，峰值带宽1.6 TB/s，支持最多96条PCIe Gen6通道，最高600W TDP。旗舰型号EPYC 9996为256核512线程，基础频率2.55GHz，加速最高4.1GHz，L3缓存1024MB，TDP 600W。高频型号EPYC 9686F为96核，最高加速5.3GHz。
SP8面向主流市场，采用62.5×80mm封装，最多4个CCD（128核Zen 6c或96核Zen 6），8通道内存，峰值带宽819GB/s（MRDIMM）或512GB/s（RDIMM），最高400W TDP，峰值IO带宽2.0 TB/s。
AMD还推出三项功耗管理技术应对数据中心电力困境：UPP（统一电力配置）回收闲置机架容量，UBPS（基于利用率的电力缩放）随活跃核心数动态调功，FAST（频率自适应频谱技术）在单芯片内划分多个性能等级。芯片间通信采用Elevated Fan-Out bridges（EFB）桥接技术，降低每比特功耗和延迟。
根据AMD公布的数据显示，EPYC Venice对比第一代EPYC通用计算性能提升约20倍，科学计算提升18.6倍，内存带宽提升9.6倍。EPYC 9996在SPEC CPU 2026 Integer Rate测试中性能达到英特尔Granite Rapids Xeon 6980P（128核）的2.37倍、英伟达Vera（88核）的2.24倍；相比上一代192核EPYC 9965提升约78%。即便96核Venice对比128核Granite Rapids Xeon 6980P仍有1.6倍优势。
AMD还公布了最新的服务器CPU路线图，披露了2028年即将推出的代号为“Florence”的第七代EPYC CPU，将会基于新一代的制程工艺，内核升级为Zen7 / Zen7c，将支持人工智能计算扩展模块，支持下一代的MRDIMM6 LPDDR内存。至于2030年将推出的第八代EPYC CPU，代号为“Ravenna”，内核为“Zen8家族”，其他未知。
编辑：芯智讯-浪客剑
