据韩国媒体ZDNet于11月10日援引业内知情人士消息报道称，三星电子晶圆代工业务计划在2027年初完成下一代先进封装技术“3D Cube-H”的开发，同步推出首套设计工具包，随后启动潜在客户评估。
从TC到混合键合：间距从25微米压到6微米
3D Cube是三星的垂直堆叠封装技术系列。此前三星已推出的3D Cube-T采用热压键合，在芯片之间加入微型凸块，通过热与压力完成接合。这一路线技术成熟、良率与成本效益兼顾，已在HBM、图像传感器等场景落地验证。但随着3D逻辑芯片性能提升，TC键合在运算效能与散热方面逐渐触及物理极限。
全新的3D Cube-H技术采用混合键合（Hybrid Bonding），通过铜与铜直接连接实现芯片垂直堆叠，无需凸块结构，互连间距目标约6微米，较三星现有热压键合（TC Bonding）约25微米的最小间距大幅缩小，意味着在相同面积内可以布置远多于TC方案的互连通道。
ZDNet指出，这一方案不仅散热特性显著优于TC键合，还能以更紧密的间隔排列铜端子通道，提升传输效能并优化能源效率。业界人士表示，导入混合键合能大幅提升芯片连接密度、降低每位元的能耗，并在散热方面展现明显优势。
面向GPU堆叠与逻辑+HBM集成
3D Cube-H的目标应用明确指向超高性能AI半导体。典型架构包括垂直堆叠GPU等高性能逻辑芯片，或将逻辑芯片直接叠加在高频宽内存（HBM）之上。在单颗芯片工艺微缩难度持续抬升的背景下，依靠先进封装实现异质集成，已成为AI芯片性能提升的关键路径。
不过，混合键合也面临着一些挑战。三星封装高管在ISMP 2026上曾表示，控制颗粒污染与防止空洞形成是开发该技术的主要障碍。这意味着2027年初的“开发完成”目标指向的是设计工具包的交付与客户评估的启动，而非即刻量产。
如果三星3D Cube-H顺利推进，将为三星晶圆代工业务争取大型科技客户奠定基础。这一判断的背景是，先进封装已成为决定AI半导体竞争优势的关键战场。台积电凭借CoWoS封装产能深度绑定英伟达GPU供应，三星要在代工端争取AI芯片订单，仅靠制程微缩已不足以形成差异化，封装能力的补齐是必要的一环。
三星持续加码先进封装
三星目前正在大力发展先进封装技术，目前已形成2.5D、2.3D、3D多条封装技术路线，包括I-Cube、2.3D Cube-R以及两代3D Cube堆叠方案。如果3D Cube-H顺利加入，则补上了混合键合这一块拼图。
值得一提的是，三星电子会长李在镕于11月1日访问了位于日本横滨的先进封装研发基地“先进封装实验室（APL）”。韩联社报道称，这是APL于9月正式启用后，李在镕时隔两个月的首次现场视察。三星于2023年在横滨设立APL，计划从2024年起五年内投资400亿日元（约合3500亿韩元），用于构建当地研究基础设施。
李在镕此行聚焦于先进封装材料与工艺技术的开发进展，以及与日本材料、零部件、设备企业的合作。APL的研究范围涵盖晶圆键合、玻璃基板等下一代工艺与材料，以及面向低功耗高性能AI半导体的芯片布局与连接结构。三星方面表示，将增加当地研究人员，把APL培育为下一代封装技术开发的全球研发基地。
编辑：芯智讯-林子
