7月20日消息，据Tom’s hardware 的报导，日本新创晶圆代工厂商Rapidus 已经启动了2nm制程晶圆的测试生产，并计划推动其IIM-1 厂区的2nm制程在2027年量产。

报道称，Rapidus的IIM-1 厂区已经展开对采用2nm环绕栅极（GAA）晶体管技术的测试晶圆进行原型制作。Rapidus公司确认，早期测试晶圆已达到预期的电气特性，这表示其晶圆厂设备运作正常，制程技术开发进展顺利。

业界分析称，原型制作是半导体生产中的一个重要里程碑，目的在验证使用新技术制造的早期测试电路是否可靠、高效并达到性能目标。Rapidus 目前正在测量其测试电路的电气特性，包括临界电压、驱动电流、漏电流、次临界斜率、开关速度、功耗和电容等参数。尽管Rapidus 未公开具体结果，但测试晶圆已在晶圆厂内流动本身就意义重大。

根据之前披露的信息显示，Rapidus 的IIM-1 厂区自2023年9月动工，无尘室于2024年完成，截至2025年6月已连接超过200套设备，包括先进的DUV 和EUV光刻工具。Rapidus 于2024年12月安装了先进的EUV 工具，并于2025年4月成功进行了首次曝光。目前，该厂区已足够成熟运行测试晶圆，让Rapidus 测量其GAA 构架电路的电气特性，以识别潜在的制程问题，并调整工具或制造步骤的设定。

报导强调，Rapidus 在其公告中特别提到，其IIM-1 厂区将对所有前段制程步骤采用「单晶圆处理」方法。这是一种半导体制造方法，其中每片晶圆都是单独处理、加工和检查，而非以组合方式进行。目前，英特尔、三星和台积电等大型芯片制造商在其半导体制造过程中，采用组合和单晶圆处理方法的组合。单晶圆处理通常用于需要高精度的关键步骤，如EUV 和DUV 图形化、等离子蚀刻、原子层沉积或缺陷监控。而对于氧化、离子植入、清洗和退火等其他步骤，它们则以组合方式处理晶圆。

Rapidus 计划将单晶圆方法应用于所有制程步骤，包括氧化、离子植入、图形化、沉积、蚀刻、清洗和退火等。Rapidus 表示，这种方法能精确控制每次操作，因为可以根据单片晶圆的条件或结果进行具体调整。由于每片晶圆都是独立处理的，工程师可以即时微调参数，提早检测异常，并迅速应用校正，无需等待整个组合测试的完成。

此外，这种方法产生每片晶圆的高分辨率数据量更大，可用于监控和优化制造条件的AI 算法。这些算法可能能够更快的收集信息，用于持续制程改进（CPI）以降低缺陷密度和提高良率，以及用于统计制程控制（SPC）以减少性能变异。单晶圆制程系统也更容易改变设定并在小批量和大量生产之间切换，这对Rapidus 来说很重要，因为其目标是服务较小的制造商。

然而，这种方法也存在一些必须条件。由于晶圆一次一片的处理，每个工具的产量（某些工具）会比大量处理低，可能延长生产周期时间，并增加生产成本。这使得所需的设备更复杂且昂贵，而且单独协调所有步骤中晶圆的移动会增加额外开销。尽管如此，Rapidus 相信，尽管前期成本较高且处理速度较慢，但在缺陷减少、良率提升和调节制程控制方面的长期效益，可以使单晶圆处理成为2奈米及更先进芯片生产的有力策略。

为了支持早期客户，Rapidus 正在准备于2026年第一季发表其制程开发套件（PDK）的第一个版本，同时也致力于为客户在IIM-1 厂区进行芯片设计原型制作提供所需基础设施。

编辑：芯智讯-林子