Akeana宣布推出一系列RISC-V CPU内核IP与Arm进行全面竞争

8月14日消息，美国半导体初创公司Akeana宣布推出一系列RISC-V CPU内核IP，以期与Arm进行全面的竞争。

据介绍，Akeana的RISC-V CPU覆盖了从微控制器到数据中心的整个性能需求范围，并且期其多个系列的RISC-V内核、内存管理单元、中断控制器和互连都来自单一的System Verilog数据库，包括用于AI加速器的矩阵引擎和矢量引擎。

“我们正在通过我们认为是唯一具有匹敌Arm Neoverse内核的RISC-V处理器从‘隐身’中走出来，”Akeana首席执行官Rabin Sugumar表示：“我们确实认为这是一个行业突破，我们认为以前没有用单一数据库的这一系列核心做过。”

在过去三年中，Akeana公司从经验丰富的芯片投资者Mayfield和Kleiner Perkins那里筹集了1亿美元，拥有150名员工，一半在美国，一半在亚洲。

“我们是一家纯粹的知识产权公司，”Sugumar说。“这些创新是一套非常广泛的知识产权，具有低运营支出，因此我们能够在低运营支出下维持开发，从而在较小的市场份额下取得成功。”

“对于Arm或MIPS内核来说，开发商需要为每个核心都有一个单独的团队，所以需要有很多的团队。而我们所有的内核都来自一个高度可配置的数据库，从小型微控制器到Arm Neoverse V2级别的内核，都有关于如何做到这一点的创新想法。如果出现错误或时间问题，我们会一次修复。”

不过，编译器是独立的，不是由数据库生成的，这与Tensilica或Codasip所采用的方法不同。但是 gcc-03 开源编译器已经足够好了，Sugumar 说。

“因此，我们可以用一个小团队覆盖Arm CPU所能够覆盖的整个范围，”他说。这种可配置性是使其运营支出低的原因，但客户不想要可配置的数据库，他们不知道该如何处理它。

目前，Akeana已经推出了三个系列的RISC-V内核，并且单个内核可以针对特定应用进行定制。具体来说包括：

Akeana 100 系列：一系列高度可配置的处理器，具有 32 位 RISC-V 单线程内核，支持从嵌入式微控制器到边缘网关和个人计算设备的应用。

Akeana 1000 系列处理器系列包括 64 位 RISC-V 内核和 MMU，可支持丰富的操作系统，同时保持低功耗并需要较小的芯片面积。这些处理器支持有序或无序流水线、多线程、向量扩展、虚拟机管理程序扩展和其他扩展，这些扩展是最近和即将推出的 RISC-V 配置文件的一部分，以及可选的 AI 计算扩展，每个周期执行四个线程。

Akeana 5000 系列为笔记本电脑、数据中心和云基础设施提供更高性能的 64 位 12 级无序处理器内核，配备 512 位矢量引擎和每周期 4 个线程。这些处理器与 Akeana 1000 系列兼容，但单线程性能比 Arm Cortex-X 系列高得多。

Sugumar说，这三个系列共有10个核心，可以在几周内进行修改，并将其包含在其他核心的数据库中。

此外还有处理器系统 IP：创建处理器 SoC 所需的 IP 块集合，包括相干集群缓存、I/O MMU 和中断控制器 IP。Akeana还提供可扩展Mesh和Coherence Hub IP（与AMBA CHI兼容），为数据中心和其他用例构建大型相干计算子系统。

AI Matrix 计算引擎卸载了 Matrix Multiply 运算以实现 AI 加速。大小可配置，支持各种数据类型，并且可以像核心一样连接到连贯的集群缓存块，以实现最佳数据共享。

“我们有低端核心，但高端核心是优势所在，差异化很重要，”Akeana销售与开发副总裁Bruno Putman表示：“目前，真正高端核心（相当于Arm Neoverse V2）的RISC-V CPU市场还不存在，但如果可以与Arm Neoverse N1和N2竞争也更有趣。”

重点是具有 CHI 和网状互连的内核集群，用于片上系统 （SoC） 设计，以提供性能，而不是小芯片。“现在我们正在做 IP，所以如果客户来找我们并想要小芯片，我们会考虑这一点，但这并没有出现，但我们确实已经为小芯片协议集成了 UCIe协议，”Sugumar 说。

目前，该公司为使用 Akeana 版本的 Qemu 模拟器的客户提供三种 IP 选择。还有Cadence Palladium 仿真器，可以在 FPGA 上测试相关内核。

Sugumar说：“我们预计今年晚些时候或明年将进行流片，用于可穿戴设备的小型Android集群，需要性能核心和多核网络集群的网络应用，以及AI，其中具有矢量扩展的按顺序核心充当AI引擎。”此外，该公司还开始开发可以通过汽车认证的IP。

编辑：芯智讯-浪客剑   来源：eeNews Europe