华为海思减少台积电5nm投片，相关产能被苹果包下
4月13日，台湾《经济日报》报道称，华为海思减少向台积电5nm投片，相关产能被苹果包下。后者还要求台积电今年第四季度追加近1万片产能，与AMD等争夺5nm强化版工艺。
标签： 5nm
总投资500亿美元！台积电3nm工艺试产延期4个月
台积电的5nm工艺即将量产，总投资高达1.5万亿新台币（约合500亿美元，光是建厂就至少200亿美元了）的台积电3nm工艺，原本计划6月份试产，现在要延期到10月份了。
每平方毫米1.713亿个！台积电5nm晶体管密度比7nm提高88％
WikiChips经过分析后估计，台积电5nm的栅极间距为48nm，金属间距则是30nm，鳍片间距25-26nm，单元高度约为180nm，照此计算，台积电5nm的晶体管密度将是每平方毫米1.713亿个。
苹果A14处理器跑分曝光：3.1GHz太疯狂
很快台积电的5nm工艺即将量产。而苹果今年的iPhone 12所搭载的A14处理器也将会采用台积电的5nm工艺。现在疑似A14处理器的跑分曝光了，频率堆到了3.1GHz，GK5单核1658分，多核4612分。
三星5nm工艺生产线6月底完工，高通骁龙X60将首发
很快，台积电就将开始量产5nm EUV工艺，而三星也在加码投资，预计6月底完成5nm EUV生产线。
传英特尔明年将采用台积电6nm EUV工艺，2022年直接上马3nm工艺
据爆料称，英特尔2021年开始采用台积电6nm EUV工艺的产品主要是英特尔自研的GPU及芯片组。因为GPU相对CPU制造来说更简单一些，而且台积电在GPU制造上很有经验。根据此前已曝光的信息显示，英特尔自研的Xe架构独显DG1使用的是自家10nm工艺制造，今年底上市，拥有96组EU执行单元，一共是768个核心，基础频率1GHz，加速频率1.5GHz，1MB二级缓存以及3GB显存，TDP为25W。
迈向5nm工艺，AMD公布全新Zen 4架构
在近日的FAD 2020分析师大会上，AMD官方正式公布了未来两年的Zen CPU架构路线图，包括企业级的EPYC霄龙、消费级的Ryzen锐龙两条线。
Intel：2021年底前推出7nm产品，5nm将重新夺回领导地位
日前，在摩根士丹利的TMT会议上，Intel CFO George Davis也坦言，该公司的10nm / 10nm +工艺节点“不会成为英特尔有史以来最好的节点”。他甚至继续说道：“它将生产力低于14nm，生产力低于22nm，但是我们对我们看到的改进感到很兴奋，我们希望从7nm开始，并在一个更好的水平上开始。性能指标要高于2021年底的指标。”
面向3nm及以下工艺，ASML新一代EUV光刻机曝光
很快，台积电和三星的5nm工艺即将量产，与此同时，台积电和三星的3nm工艺也在持续的研发当中。而对于5nm及以下工艺来说，都必须依靠EUV（极紫外）光刻机才能实现。而目前全球只有一家厂商能够供应EUV光刻机，那就是荷兰的ASML。
台积电7/6/5nm工艺供不应求，史上最高开支狂买EUV光刻机
台积电 2020 年的资本开支再创新高， 2019 年台积电将资本开支提升到了 140-150 亿美元，相比之前增加了 40 亿美元，而 2020 年至少是 150-160 亿美元，是史上最高的资本支出 。
台积电公布其5nm工艺的详细信息
早在2019年4月，台积电宣布其5nm工艺已经开始风险生产。到IEDM 2019，他们对经过1000小时HTOL并将于2020年1H投入量产的工艺进行了详细描述。据介绍，这5nm的技术是在7nm基础上微缩的全节点工艺，它使用智能的微缩主要设计规则（栅极，鳍和MX / Vx的间距）以提高良率，同时他为这个工艺带来了0.021um²的SRAM单元，同时还有一个优于计划的缺陷密度（logic defect density）d 0。
台积电5nm制程良率突破八成，已拿下苹果全部A14处理器订单
近日，据台湾媒体报道，台积电5nm制程近期有重大突破，试产良率突破八成，为下季度导入量产打下基础。
