虽然近期台积电高管表示，台积电接下来的A16/A14制程都不会采用ASML售价高达4亿美元的High NA EUV光刻机（具有0.5数值孔径），但是英特尔则已经决定在其下一代的Intel 14A制程上选择采用High NA EUV光刻机进行量产。
与此同时，为了解决为了的1nm以下制程的制造问题，ASML正在积极的研发具有0.75NA的Hyper NA EUV光刻机，这也意味着其将面临更大的技术挑战，要知道ASML花了约20年的时间才成功推动标准型EUV光刻机的规模商用。
而作为急需在EUV光刻机上进行突破的中国，则将目光瞄向了基于直线电子加速器的自由电子激光技术的EUV光源（EUV-FEL）技术。
EUV光刻机：17年的时间和90亿美元的研发投入
目前全球几乎所有的7nm以下的制程工艺都全面采用了ASML的EUV光刻机来进行量产，同时随着DRAM制程进入到10nm，美光、三星、SK海力士等存储大厂也开始或计划导入EUV光刻机。
虽然上一代的193nm浸没式光刻机采用多重曝光技术将制程工艺推进到7nm左右（极限甚至可以到5nm，但是良率会大幅降低），但是使用多重曝光会带来两大新问题：一是光刻加掩膜的成本上升，而且影响良率，多一次工艺步骤就是多一次良率的降低；二是工艺的循环周期延长，因为多重曝光不但增加曝光次数，而且增加刻蚀（ETCH）和机械研磨（CMP）工艺次数等，这也会带来成本的大幅上升和良率的降低。
而要解决193nm浸没式光刻所面临的问题，最为有效的方法就是通过进一步缩短光源波长来提升光刻分辨率。因此，在20多年前，头部的晶圆制造商和ASML就将目光瞄向了光源波长只有13.5nm的EUV（极紫外光）光刻技术。
1997年，英特尔牵头创办了EUV LLC联盟，随后ASML作为唯一的光刻设备生产商加入联盟，共享研究成果。随后，ASML通过一系列的收购（比如收购美国准分子光源提供商Cymer等）和自身的研发，在2010年首次推出了概念性的EUV光刻系统NXW:3100，但是直到2016年面向量产制造的EUV系统NXE:3400B才开始批量发售，从真正开启EUV光刻系统的新时代。
据ASML此前介绍，对于EUV光刻机的研发，ASML总计花了90亿美元的研发投入和17年的研究，才最终获得了成功，最终到进入大规模商用更是花了约20年的时间。
相对于193nm浸没式光刻机，EUV光刻机不仅可以使得光刻的分辨率大幅提升，同时一次就能曝出最小距离为 13nm 精细图形，而且也不需要浸没系统，没有超纯水和晶圆接触，在产品生产周期、OPC的复杂程度、工艺控制、良率等方面的优势明显。当然，唯一的劣势在于最初的价格高达1.5亿美元一台。
凭借着英特尔、台积电、三星着三大头部先进制程客户的强力支持，再加上ASML自身在EUV光刻领域的持续研发投入，以及在EUV光刻设备上游的关键器件和技术领域的多笔收购及投资布局，使得ASML多年来一直是全球EUV光刻机市场的唯一供应商。
领导 ASML 研究部门的 Jos Benschop 说：“几十年来，在摩尔定律的推动下，过去每一代新的制程节点的晶体管长度和宽度都缩小了 70%。但是现在每一代微缩的幅度已经降低到了大约20%。”虽然现在最先进的High NA EUV光刻机可以打印 8nm 的线条，距离大约为 32 个硅原子。但是当晶体管间距靠得如此近时，量子隧穿效应就可能会出现——电子可能将表现出不可预测的行为。
自 90 年代末以来，一直从事 EUV 研究的 Benschop 说：“根据最初的缩放比例，我们将在 2065 年左右达到四分之一纳米（2.5埃米）的水平，即两个硅原子之间的距离。但是，根据现在的预计，我们可能会在下个世纪中叶才达到那个点。”因此，在未来几十年中，ASML 可以继续尽可能高效地缩小晶体管的尺寸。但是怎么做到呢？
携手ARCNL
据荷兰媒体NRC报道，ASML除了自身投入大量的资金进行技术研发之外，也有与阿姆斯特丹纳米光刻高级研究中心 （ARCNL）进行合作。
据介绍，ARCNL 成立于十年前，与阿姆斯特丹大学的合作伙伴关系。推动者是 ASML 的前技术总监兼联合总裁 Martin van den Brink，他已于去年退休。ASML公司支付了 ARCNL 预算的三分之一（每年约 400 万欧元），以便 80 名科学家可以研究前沿的光刻技术的构建模块。ARCNL 的任务是改进ASML现有的EUV光刻技术，并在未来 EUV 失败的情况下研究替代方法。
Wim van der Zande 自 2022 年以来一直担任 ARCNL 的董事，之前曾在 ASML 的研究部门工作。学者们与费尔德霍芬和圣地亚哥的 ASML 研究人员以及荷兰和国外的技术大学合作。“这是一个完整的生态系统，”Van der Zande 说。
ARCNL 在与 ASML 相关的领域进行研究，该公司是第一个有机会评估新想法的公司。这种合作让人想起 NatLab。这个前飞利浦实验室做出了 CD 播放器等著名发明，也为 ASML 的光刻技术奠定了基础。NatLab 进行了开创性的研究，即使它没有直接的商业应用，最终被飞利浦削减。
ARCNL 的科学家们意识到 ASML 最重要的挑战：经济可行性。毕竟，不为芯片制造商赚钱的机器是不会有什么买家的。ASML 目前每年在研究方面的投资超过 40 亿欧元，远高于其他荷兰公司，因此它可以将 ARCNL 纳入自己的管理之下。但这种做法将有损于开放的学术研究。
Van der Zande表示：“作为一名科学家，你可以花很多年时间进行一项研究，但商界只关注短期，可能会突然停止一个项目。”尽管如此，大约四分之三的 ARCNL 研究人员在获得博士学位后继续在 ASML 工作。
更短波长的光源
1984年，当 ASML 创立时，光刻机使用波长为 365 或 436nm 的汞灯作为光源。随后是 248 纳米和 193 纳米的激光。数年前已经跃升至 13.5nm的EUV光源。
目前科学正在寻找合适的 6.7nm 和 4.4nm 波长的光源。有一些元件可以为 EUV 反射镜提供透明度和反射的正确组合——对于 6.7 纳米，这些材料是羊毛甾烷和硼。缺点：在较短的波长下，反射效果较差。
为了产生 6.7 纳米的光，ARCNL 正在构建一个使用钆而不是锡的研究装置。然而，较短的波长并不是万能的。能量分布在较少的光子上，如果您想打印纳米级的线条，这会增加出错的风险。用技术术语来说：会有随机噪声。“总而言之，我认为我们进入更小波长的可能性很小，”Benschop 说。
更大的数值孔径
光刻机的分辨率的提升除了可以依赖于缩短光源的波长之外，还可以通提升镜头的数值孔径（NA）的来进行提升。目前的 EUV光刻系统的数值孔径是 0.33 NA，而ASML最新推出的High NA EUV系统的数值孔径已经提升到了0.5 NA。
为此，ASML 的合作伙伴蔡司（Zeiss）不得不使用直径超过一米的更大镜子，同时蔡司还必须开发复杂的测量设备，以将物镜的误差降低到低至原子的偏差。
（其实早在2016年11月5日，AMSL就收购了卡尔蔡司半导体制造技术公司（Carl Zeiss SMT）的24.9%股权，以强化双方在半导体微影技术方面的合作，研发High NA EUV光刻系统。）
ASML 及其镜头供应商蔡司要想推动High NA EUV商用，还必须联合供应链做出更多的妥协。
首先，High NA EUV的芯片图案所在的视场较小。因此，较大的芯片设计必须切成两半，然后再重新绑在一起，这很麻烦。
其次，High NA EUV虽然分辨率更高，但焦深较小。这需要调整光敏涂料，它必须具有不同的化学成分，并且必须涂得特别薄（小于 20 纳米）。
第三，晶圆本身也必须特别平坦，以防止偏差。
在High NA EUV成功推出的同时，ASML 和 蔡司还正在研究新一代的数值孔径为 0.75 NA 的 Hyper NA EUV光刻系统。
Jos Benschop表示，Hyper NA EUV光刻系统的物镜并不一定非得更大，“你也可以把最后一面镜子放在离芯片更近的地方，这样你就会得到同样的效果。缺点是更多的光线会反射回来——这就是镜子的情况。”
Hyper NA EUV还有一个优点，更大的数值孔径可以处理更多的光线，就像你倒空宽颈的瓶子比清空窄颈的瓶子更快。因此，Hyper NA EUV不仅能够打印出更清晰的线条，而且打印速度也更快。
根据Martin van den Brink 此前披露的ASML未来15年的逻辑器件的工艺路线图来看，利用目前的0.3NA的标准型EUV光刻机支持到2025年2nm的量产，再往下就需要通过多重曝光技术来实现，但支持到2027年量产的1.4nm将会是极限。
而0.55NA的High NA EUV光刻机则可以支持到2029年1nm制程的量产，如果采用多重曝光，则可以支持到2033年量产的5埃米（0.5nm）制程节点。
再往下就可能必须要采用0.75NA的Hyper NA EUV光刻机，或许可以支持到2埃米（0.2nm）以下的制程节点，这里路线图上打了一个问号，所以不确定Hyper NA EUV光刻机能否支持下去。根据ASML的规划，Hyper NA EUV光刻机首款产品可能将会在2030年前后推出。
这里需要强调的是，虽然一个硅原子的直径大概就在1埃米左右，但是这里的所有的制程节点命名都只是等效指标，并不是真实的物理指标。2埃米制程节点的对应的晶体管的金属间距为大约在16-12nm，进入到2埃米以下制程以下，金属间距才会进一步缩小到14-10nm。
所以， Benschop 才会说，预计到下个世纪中叶，晶体管之间的间距才有可能进一步缩小到 1/4 nm 的水平。
更高的EUV光源功率，更低的能耗
目前ASML的EUV光源（被称为激光等离子体光源），是通过利用德国通快（Trumpf）公司的30千瓦功率的二氧化碳激光器，每秒2次轰击雾化的锡（Sn）金属液滴（锡金属液滴以每秒50000滴的速度从喷嘴内喷出，即每秒需要10万个激光脉冲），将它们蒸发成等离子体，通过高价锡离子能级间的跃迁获得13.5nm波长的EUV光线。然后通过对EUV光进行收集，并通过反射镜修正光的前进方向，最终进入到镜头，作用到芯片表面的光刻胶。
△ASML EUV光源的微型版本
由于EUV光线波长非常短，所以它们会很容易被空气吸收，所以整个EUV光源的工作环境需要被抽成真空。同时，EUV光线也无法被玻璃透镜折射，必须通过蔡司的以硅与钼制成的特殊镀膜反射镜，来修正光的前进方向，而且每一次反射可能将会损失约30%能量，而EUV光学照明系统当中有6组反射镜，导致最终到达晶圆表面光阻层的EUV光源的功率理论上只有原来的约1%左右。
根据资料显示，在2015年之时，ASML才设法将EUV光源提升到了100W，其庞大的drive laser（驱动激光器）加上其他部分，使得整个EUV光刻机的功耗达到了惊人的15000KW。现在，ASML已经将EUV光刻机的EUV光源功率提升到了500W，接下来ASML计划进一步将功率提升到1000W，同时ASML希望持续降低能耗。ASML 预计，到 2033 年，每个照射晶圆的 EUV 能耗将比 2018 年减少约 80%。
如何来实现这些目标呢？据NRC称，ASML计划将每秒喷射的50000滴锡金属液滴提升到60,000 个，从而提升产生的EUV光源的功率。另外，为了更有效地利用来Trumpf 公司的激光器，ASML 希望drive laser使用固体激光器，因为它将消耗更少的能量。ARCNL也曾建议使用固体激光器来降低能耗。
“夹层蛋糕”式反射镜
正如前面所指出的是，目前ASML的EUV光线采用的是通过蔡司的以硅与钼制成的特殊镀膜反射镜，来修正光的前进方向，每一次反射可能将会损失约30%能量，这也意味着如果经过10面反射镜，可能只剩下不足3%的能力。而ASML的High NA EUV如果采用了相对较少的反射镜，那么可以作用于晶圆表面光刻胶的EUV光源功率更高。但是，如果反射镜更少，可能就很难纠正镜头误差。
NRC称，特温特工业大学的研究人员正在研发新的镜面涂层，该涂层由一堆交替的钼和硅层组成，一种材料是可以反射EUV光线的，另一种则是透明的，总共有大约 70 个“多层”相互重叠，每个层的占比略低于 3%。
“例如，我们现在实现了高达 71% 的反射率，接近理论上可以达到的 75%，”Marcelo Ackermann 教授说。他领导 XUV Optics 小组，与蔡司和ASML合作研究涂层配方。该实验室建立在 Fred Bijkerk 教授于 1990 年代初在 Nieuwegein 的 FOM 研究所开始的 EUV 研究的基础上。
计算似乎很简单：反射层的厚度必须达到波长的一半。诀窍在于精确的构图和仅 10nm厚的每一层的整齐分层。这是通过一种 Ackermann 称为“微波溅射”的方法完成的。与最早的 EUV 反射镜相比，这种“夹层蛋糕”式的反射镜的各层现在彼此之间更加紧密地分离，这有利于光输出。
Marcelo Ackermann 教授的实验室与 ARCNL 一起，还为在 EUV 水平上生长的囊泡找到了解决方案。诀窍是添加额外的材料，至于选择哪种材料？这就是我们的秘方。”Marcelo Ackermann 说。
更大、更快的掩膜版
此外，High NA EUV光刻机使用镜子，以不同的方式在长度和宽度上放大掩模板上刻画的芯片图案的蓝图。因此，在晶圆上刻画芯片图案的需要更长的时间。 ASML则希望通过提高速度来补偿这一点。
在High NA EUV光刻机的顶部，像复印机的扫描仪一样来回移动掩膜板支架现在加速度达到了32G，这是重力的32倍。Benschop说，只要机器不发生故障，就可以再快几倍。
现在的大型AI 芯片包含数千亿个晶体管和数十个处理器内核，其设计非常大，以至于它们不再适合使用 High NA EUA光刻机来一次完成一个传统的掩膜板图案的光刻。所以目前AI芯片的制造是依赖于各个部分单独光刻制造的，然后通过先进封装技术整合在一起。这虽然也很有效，但不方便。
如果芯片制造商愿意，ASML 可以切换到更大尺寸的掩模，从而再次“用画笔绘画”。然后，英特尔和台积电等各方必须带头说服口罩行业的供应商。
进行更多测量
EUV光刻可以写入纳米结构，也可以测量它们。戴着护目镜的 Stefan Witte 教授正在 ARCNL 工作，主要研究法国物理学家 Anne L'Hullier 的诺贝尔奖获奖研究的应用。她发现，超短光脉冲就像乐器一样，在与其他材料接触时会产生泛音。因此，可以利用这种现象来检查晶圆的质量，即使在生产过程中也是如此。
诺贝尔奖得主 Anne l'Huillier 在费尔德霍芬的 ASML 上表示：“我认为他们要求的成就是我们无法实现的。”
ARCNL 研究员 Peter Kraus 展示了记录芯片材料如何以不同角度散射 EUV 光的测试设置。“我们可以观察到 5 到 10 纳米的结构，”Kraus 说。传统的光学计量系统无法看到如此微小的细节。
△用于 EUV 计量的激光器测试台，利用光波的“泛音”，可以映射芯片上的纳米结构
ARCNL 正在研究的另一种方法是光声学：短脉冲光产生“看到”芯片层的声波。随着芯片结构不断缩小，同时在三维空间中增长，这些信息将变得更加重要。
替代性技术：EUV-FEL
目前ASML的EUV光刻机所采用的是被称为激光等离子体EUV光源（EUV-LPP），其原理是通过30kW功率的二氧化碳激光器轰击以每秒50000滴的速度从喷嘴内喷出的锡金属液滴，每滴两次轰击（即每秒需要10万个激光脉冲），将它们蒸发成等离子体，通过高价锡离子能级间的跃迁获得13.5nm波长的EUV光线。但是随着半导体制程的持续推进，EUV-LPP也将面临更多的挑战。
作为LPP-EUV技术的替代，近年来，美国、中国、日本等国家的研究机构（相关文章：日本提出EUV光刻新方案：光源功率可降低10倍，成本将大幅降低！）都有在研发基于直线电子加速器的自由电子激光技术的EUV光源（EUV-FEL）系统，该技术通过磁铁影响电子，可以产生任何波长的光，并且其光源功率足以同时支持10-20台的EUV光刻机。借此不仅可以绕过ASML所采用的EUV-LPP技术路线，还可大幅降低EUV光源的系统的成本。
ASML 在 2015 年左右也研究了EUV-FEL技术，虽然该技术是有效的，但是却不符合当前的需求。因为，粒子加速器体积庞大覆盖了整个建筑物，并不适合当前的晶圆厂。而且，如果一旦EUV-FEL光源产生故障或者是需要维护，那么接入该光源的10多条生产线都将面临停机问题。对于大多数的芯片制造商或者晶圆代工厂商来说，如果其在一个地区只建几座晶圆厂，那么也就没有必要用这样的一个重型光源。
据了解，ASML 也与美国和日本的研究人员一起认真研究了EUV-FEL技术，但最终还是放弃了。尽管如此，美国初创公司 Xlight 报告称，它希望在 2028 年将 EUV-FEL 光源的原型与 ASML 机器连接起来。
领导 ASML 研究部门的Jos Benschop 坚信，EUV-LPP是目前产生 EUV 光源的最具成本效益的方法，尤其是在EUV-LPP光源效率持续提高的情况下。
但对于中国来说，在美国和荷兰将EUV光刻机及相关技术对其禁运的背景之下，成本已经不再是关键问题，EUV-FEL技术可能更适合中国来将其商用化。毕竟该技术的有效性已经是有被ASML等厂商证实。
“带头走路要复杂得多，”ASML前技术总监Martin van den Brink 在 2015 年接受 NRC 采访时说。“我们最初是光刻领域的追随者。你看到有人在你前面开车，心想如果我跟着那些尾灯走，至少我走的方向是正确的。一旦你超越了你的竞争对手，你就必须确定自己的方向。”
编辑：芯智讯-浪客剑
