Cadence携手英伟达发布业界首款具备全自主芯片设计能力的虚拟工程师

2026年6月8日，楷登电子（美国 Cadence 公司）近日宣布推出业界首款具备全自主能力的AI虚拟工程师，将 ChipStack™ AI Super Agent 提升至 Level-5 自主水平。全新的智能体能力基于 Cadence 的 AI 驱动电子设计自动化(EDA)产品组合，结合英伟达（NVIDIA） Nemotron 模型构建，并由 NVIDIA OpenShell 运行环境提供安全保障，赋能客户在自动化工作流程中运行动态仿真。

在 NVIDIA，数千名工程师正每年使用数十亿计算小时数来运行数百万次测试以验证其设计。每位工程师都将使用 ChipStack 智能体，配合 Cadence® Xcelium™ Logic Simulation 和 Jasper® Formal Verification 来运行数百次动态仿真，从而使 RTL 验证周期提速 40 倍以上，并将通常长达五周的验证周期缩短至不到一天，极大提升复杂半导体设计的验证速度。

“我们看到客户正在利用 AI，让其资深工程师能够以更高速度和更强信心推进更具挑战性的芯片设计。”Cadence 高级副总裁兼系统验证事业部总经理 Paul Cunningham 表示，“借助 ChipStack AI Super Agent，我们正在迈向下一步——从辅助工程师的 AI 演进为能够执行实际设计和验证工作的自主虚拟工程师。这些智能体以我们高精度签核引擎为基础，并在安全、受控的环境中运行，让团队能够充满信心、更高效地加速创新。”

从 AI 辅助迈向自主工程设计

ChipStack AI Super Agent 现具备 Level-5 自主水平，可独立执行复杂的芯片设计和验证工作流程，同时允许工程师根据需要进行检查、指导和协作。该智能体与协作环境原生集成，并兼容 Codex 或 Claude Code 等工具，为自主活动提供了极高的透明度，帮助团队随时掌握系统的进度和决策。

ChipStack AI Super Agent 不再依赖逐步提示，而是能够评估中间结果，决定下一步行动，并在规格理解、RTL 生成、验证规划、形式分析、仿真、调试和设计收敛等任务间不断迭代，直至目标完成。工程师的角色也将从执行单项任务转向监督结果并引导目标。在前沿部署中，自主验证工作流已将传统上需要数周的验证周期缩短至不到一天。

立足工程级准确性，为量产保驾护航

Cadence 的一个关键差异化优势在于，智能体的自主行为与该公司基于物理原理的核心设计和验证引擎紧密结合。这将确保 AI 引导的行动始终立足于经过验证的计算模型和具备高精度签核的结果，为高风险工程项目建立起所需的信任。

为支持生产部署，ChipStack AI Super Agent 将在 NVIDIA OpenShell 环境中运行。NVIDIA OpenShell 是为自主智能体打造的沙箱环境，通过策略控制、隔离以及对工具、基础设施和设计数据的受控访问来强化监管并帮助保护敏感知识产权(IP)。Cadence 的物理引擎与 OpenShell 的安全架构相结合，为从受监督的试点项目到生产级自主工作流程提供了一条切实可行的路径。

“随着半导体设计日益复杂，工程团队需要能够在不牺牲安全性、可控性或信任的前提下加快验证速度的 AI 智能体。”NVIDIA 副总裁兼计算工程总经理 Timothy Costa 表示，“通过使用 NVIDIA OpenShell 保障 Cadence 的 ChipStack AI Super Agent，并借助 Nemotron 模型提供支持，Cadence 正将受控自主性引入芯片设计工作流程——给予客户一条更快、更安全的先进半导体开发和验证路径。”

引领代理式 AI 新时代

此次发布体现了 Cadence 在由 NVIDIA 提供支持的代理式 AI 的创新速度。继 2025 年 11 月收购 ChipStack 后，Cadence 于 2026 年 2 月推出首款产品，并于 4 月在 CadenceLIVE 上将其扩展为 AI 超级智能体产品组合，推出用于定制和模拟设计的 ViraStack AI Super Agent、用于数字实现和签核的 InnoStack AI Super Agent 以及作为跨设计堆栈协调代理工作流程的编排框架的 Cadence AgentStack。Cadence 现正努力将这些功能扩展至完全自主水平。

可用性

ChipStack AI Super Agent 和 AgentStack 编排框架的 Level-5 自主能力预计将于 2026 年下半年向早期体验客户开放。