在结束了北美、中国台湾、欧洲、日本等地的年度技术论坛之后，6月25日，晶圆代工龙头大厂台积电“2025年中国技术论坛”正式在上海召开。
在此次论坛上，台积电介绍了其对于整个半导体市场的展望，并面向中国客户介绍其最新的技术进展。由于台积电面向中国客户提供先进制程晶圆代工服务受到了一定的限制（主要是AI芯片相关），因此，在此次中国技术论坛上，台积电似乎并未将其尖端制程工艺作为介绍重点。台积电官方向芯智讯提供的新闻稿也只是介绍了其先进封装技术和特殊制程技术（部分尖端的特殊制程也未介绍）的进展以及制造布局。
不过，为了内容的完整性，芯智讯还是将此前台积电在海外技术论坛上关于先进制程的介绍内容（下文第二部分）放到了本文当中，如果这部分之前有看过的，可自行跳过。
一、市场展望：2030年全球半导体市场将突破1万元美元，HPC占比将达45%
随着高端设备向先进制程技术迈进，半导体市场的长期需求持续增长。这一趋势主要由边缘计算场景对高能效处理的迫切需求驱动，尤其是在AI功能深度集成的情况下。
目前汽车产业的快速成长推动了台积电先进逻辑制程如N4、N3以及N6RF工艺在自动驾驶领域的加速应用。
此外，以指数级成长的数据中心市场正推动5nm和3nm设计，并加速台积电CoWoS® 和SoIC® 先进封装技术的发展，以提高效能并优化能源效率。
台积电预测，到2030年，半导体市场将达到1万亿美元，由高性能计算（HPC）（45%）、智能手机（25%）、汽车（15%）和物联网（10%）等应用主导。
二、先进制程持续领先，A14制程2028年量产
1、3nm家族持续演进：N3P已量产，N3X下半年量产！
台积电3nm家族目前包括已经量产的N3、N3E，接下来还将继续推出N3P、N3X、N3A和N3C。其中，N3P按计划于2024年第4季度开始批量生产，以接替N3E。N3X主要面向客户端CPU，N3A面向汽车，N3C面向价值层产品。台积电表示，3nm家族预计将是一个高容量、长时间运行的节点。截至2025年4月，收到的NTOS超过70个。
具体来说，台积电N3P（第三代3nm级）是在当前的N3E基础上的光学缩小版，保留相同的设计规则与IP兼容性，可在相同漏电率下提升5%性能，或者在相同频率下降低5~10%功耗，对于典型混合逻辑、SRAM与模拟电路的设计，还能带来约4%晶体管密度提升。
由于N3P的密度提升是来自光学制程改良，可对所有芯片结构实现更佳扩展，尤其是以SRAM为主的高效能设计。同时，N3P还保留了对3nm级客户端和数据中心IP的支持。
台积电表示，N3P制程2024年四季度已进入量产阶段，公司正为主要客户进行产品开发与布局。
至于N3X，与N3P相比，可在相同功耗下将最高性能提升5%，或者在相同频率下降低7%的功耗。N3X 最关键的优势在支持高达1.2V的电压，这对3奈米级制程是极限，可使需要极限频率的应用（如客户端CPU）达到绝对最高频率（Fmax）。这样的极限频率也有代价，如漏电功耗可能增加高达250%，因此芯片开发者采用1.2V电压设计N3X芯片时需格外谨慎。N3X芯片预计今年下半年量产。
台积电业务发展与全球销售资深副总裁兼副营运长张晓强（Kevin Zhang）此前曾表示，N3P已于去年底（2024年）开始量产，将持续优化3nm制程。台积电的策略是新节点导入后，持续进行增强，帮助客户充分获取制程缩减的效益，“我们理解客户为了迁移到新节点，在生态系统中开发IP投入庞大资金，因此希望客户能在每个新制程投资中获益，台积电也会在产品层面提供增强支持。”
一直以来，台积电都会在同一制程开发套件中提供多个制程迭代，例如N5、N5P、N4、N4P、N4C，尽可能延长公司昂贵设备的使用寿命，帮助客户最大限度重复使用其IP。虽然市场都期待2nm制程，但大多数先进客户端处理器，如下一代iPhone、iPad及Mac可能仍将采用台积电N3家族制程。
2、N2P将于2026年下半年量产
台积电目前正在积极推进N2（2nm）制程的制造，纳米片器件性能接近目标，256Mb SRAM的平均良率>90%，目前已经收到了多个TO，有望于今年下半年量产。此外，台积电还在研发N2P和N2X制程。
与 N3E 相比，N2P在相同功耗下，性能可提升 18%，在相同性能下，功耗可降低36%，密度将提高1.2倍。
台积电预计，N2P有望在 2026 年下半年投入生产。而N2X则将在2027年量产。
3、A16制程：融合了三大创新技术，将于2026年下半年量产
台积电A16制程融合了台积电的三大创新技术，包括：NanoFLEX晶体管架构、超级电轨、DTCO（设计技术协同优化）。
超级电轨（SPR）技术：SPR 实现了背面供电网络，将电源轨从晶圆正面移至背面。这显著减少了布线拥塞和电源噪声，同时释放了金属层，从而提高了信号效率。这标志着台积电首次在量产逻辑节点中引入背面供电技术，实现了电源架构的真正跨越。
NanoFLEX晶体管架构：NanoFLEX 基于 GAA 纳米片晶体管的演进，引入了灵活的通道堆叠技术，允许在同一设计中集成不同尺寸和形状的纳米片。这使得特定功能（逻辑、内存、I/O）的调整成为可能，可以根据模块的性能、功耗或面积进行优化，从而增强晶体管级别的定制化和设计自由度。
DTCO（设计技术协同优化）：A16 全面遵循台积电的 DTCO 战略，将工艺技术开发与设计实现相结合，以优化 PPA（功耗、性能、面积）。这种协同优化可加快设计周期、提高良率，并确保技术扩展直接转化为系统级竞争力。
根据台积电公布的数据显示，A16相比上一代N2P制程将会带来同等功耗下8%至10%的性能提升，或同等性能下15%至20%功耗的降低，逻辑密度将提升7%至10%。
台积电确认 A16 将于 2026年下半年量产，目标应用包括 AI 加速器、高性能计算 (HPC) 系统、移动 SoC 以及高端自动驾驶处理器。A16 也有望成为未来 Chiplet 架构、3D 堆叠和光电异构集成等创新技术的基础。
4、A14制程：基于第二代GAA晶体管技术，将于2028年量产
此次研讨会的一大亮点是全新的A14制程技术的推出。A14制程是基于台积电领先业界N2（2nm）制程的重大进展，基于第二代GAA晶体管技术（NanoFLEX晶体管架构），提供更快计算和更佳能源效率推动人工智能（AI）转型，亦有望增进端侧AI功能，强化智能手机等应用。根据规划，A14预计将于2028年开始量产，截至目前进度顺利，良率表现优于预期。
具体指标方面，与今年稍晚量产的N2制程相比，A14制程在相同功耗下，速度可提升15%，或在相同速度下，功耗可降低30%，逻辑密度增加超过20%。结合台积电纳米片晶体管设计协同最佳化经验，将TSMC NanoFlex标准单元构架发展成NanoFlex Pro，以实现更佳性能、能效和设计灵活性。
需要特别指出的是，A14制程并未配备与A16一样的超级电轨（SPR）技术，不过随后推出的A14 SPR版将会采用该技术，预计将于2029年量产。
三、强大的先进封装技术领导力
1、TSMC 3DFabric®技术：
TSMC-SoIC平台用于3D硅堆叠，由SoIC-P和SoIC-X两种堆叠方案组成。
①用于N3-on-N4堆叠的SoIC技术将于2025年进入量产，其间距为6μm。
②下一代 SoIC A14-on-N2将于2029年准备就绪。
③对于 2.5/3D先进封装，台积电目前最主要的是CoWoS技术，既支持常见的硅中介层，也支持 CoWoS-L，后者使用带有局部硅桥的有机中介层实现高密度互连。CoWos-R 则提供纯有机中介层。集成扇出 (InFO) 技术于 2016 年首次应用于移动应用。该平台现已扩展至支持汽车应用。
2、用于带宽扩展的硅光子解决方案:
①光收发器可实现高速、低能耗、可靠的数据传输。
②台积电的SoIC技术将电子和光子裸晶堆叠在一起，以实现更高的互连密度和更低的系统功耗。
③从电路板层到中介层的光引擎整合可提供10倍以上的功耗优势
3、系统级晶圆（TSMC-SoW™）技术：
这项创新的逻辑和HBM晶圆级整合，可满足AI训练对运算能力激增的需求。
SoW平台将所有必要的元件，例如连接器、电源模块和冷却模块整合在一起。
台积电推出了SoW-X，这是一款基于CoWoS技术和晶圆尺寸的系统，其运算能力比现有的CoWoS解决方案高40倍，相当于整座服务器机架的水平。SoW-X计划于2027年量产。
四、特殊制程技术：
1、智能汽车技术包括：
①汽车先进逻辑技术路线图：
汽车客户采用台积电最先进的逻辑技术（从N7A、N5A到N3A），开发自动驾驶功能与人工智能座舱。
客户可以使用N7A技术轻松满足L2级先进驾驶辅助系统（ADAS）的设计需求。随着L2+至L3/L4级ADAS对人工智能计算需求的增长，客户正在向采用N5A甚至N3A技术转型，以实现更优的速度与性能表现。每代技术较上一代可提升约20%的运算速度，或降低30% - 40%的功耗。
台积电所有汽车技术均满足汽车Grade-1标准，符合严格的DPPM（每百万缺陷器件数）要求。N3A正按计划推进DPPM改善，预计该技术将于今年年底通过汽车行业相关认证并准备就绪。
②车用先进封装：
硅定义汽车：在自动驾驶功能所需算力增长的驱动下，汽车半导体硅含量（silicon content）急速增加。为了满足这些需求，业界正在加速采用N3A、N5A等先进逻辑节点技术。
传统模式下，汽车要搭载多达100个微控制器（MCUs），每个微控制器均配备嵌入式非易失性存储器（eNVM）。而该模式正在向数量更少、性能更强的计算节点过渡，它具有集中式内存架构和计算资源（对实现自动驾驶功能至关重要）。
汽车在向区域架构转变时需要在每个MCU中集成更高效的算力。这种演进正推动行业快速采用FinFET技术，以实现更高的性能和能源效率。
③通过台积电的3D高密度金属-绝缘体-金属（MiM）电容，横向溢流整合电容（LOFIC）影像传感器具备高动态范围，可应对光线条件的突然变化。
针对车用先进驾驶辅助系统（ADAS），它能在不牺牲光线性能和生成效果的情况下，提供超过100 dB的LED无闪烁动态范围。
④用于毫米波雷达的16FFC射频制程技术。
⑤下一代电阻式随机存取内存（RRAM）和磁阻式随机存取内存（MRAM）
28nm的RRAM已通过汽车应用认证，预计12纳米的RRAM也能够满足严苛的汽车PPM要求。
22nm MRAM已进入量产，16纳米MRAM已为客户准备就绪，12纳米的MRAM正在开发中。
⑥台积电正在验证MRAM和RRAM分别微缩至5纳米和6纳米的未来可扩展性。
2、台积电以下列技术支持各项物联网应用：
①已开始N4e的探索性开发，旨在继续降低Vdd（正电源电压）。
②此外，超低漏电SRAM和逻辑电路进一步降低了漏电功率，从而延长电池寿命。
③台积电先进的射频技术将有效降低能耗并推动尺寸微缩，从而提高产品竞争力并优化使用者体验。这些技术增强了如模拟单元、LDMOS、低Vdd支持范围和低噪声组件等功能。
3、随着AI开始向智能手机及其他领域的边缘设备发展，继N6RF+之后，台积电推出了下一代射频技术N4C RF。
①与N6RF+ 相比，N4C RF的功耗和面积减少30%。
②N4C RF旨在提供高速、低延迟的无线连接以传输大量数据，并能符合Wi-Fi 8和具备丰富AI功能的真无线立体声（True Wireless Stereo）等新兴标准。
③预计于2026年第一季度进入试产。
4、在显示器技术方面，台积电宣布推出业界首款FinFET高压平台解决方案，适用于可折叠 / 超薄OLED和AR眼镜。
与28HV相比，16HV预计可将DDIC（显示器驱动IC）功耗降低约28%，逻辑密度提升约41%。
五、卓越制造
为满足客户对AI应用的强劲需求，台积电不断扩大先进制程产能。
1、台积电预计2025年与AI相关产品的晶圆出货量将达到2021年的12倍。
2、台积电预计2025年大尺寸芯片的产品出货量将为2021年的8倍。芯片尺寸越大，管理生产良率的挑战就越高。台积电已证明其在应用先进技术的大尺寸芯片生产方面拥有卓越的制造能力。
3、在先进封装领域，从2022年到2026年，台积电SoIC产能增长的年复合增长率（CAGR）将超过100%，CoWoS产能增长的年复合增长率将超过80%。
台积电表示，“我们正在进入Foundry 2.0新时代，在这个时代中，封装与测试已成为晶圆制造服务不可或缺的环节。”
4、2025年，台积电将新增9座设施，包括位于中国台湾地区的6座晶圆厂与一座先进封装设施，以及两座位于海外的晶圆厂。
5、在全球布局上，台积电持续投资以扩充产能，致力于满足AI、汽车等各领域的客户需求并拓展至更多的应用领域。
6、在绿色制造方面，台积电承诺以负责任且循环永续的方式推动创新，致力于实现以下目标：
净零排放：台积电承诺于2040年实现RE100（100%使用可再生能源）的目标，并于2050年实现净零排放。积极采用可再生能源，透过导入节能工具与开发碳捕捉技术控制温室气体排放，进而达成目标。
台积电于4月22日宣布加入科学基础减碳目标倡议（SBTi），并承诺在未来十年内，依据SBTi企业净零标准，设定与之相符的范畴一、范畴二及范畴三排放的绝对减量目标。
7、负责任供应链：台积电与供货商紧密合作，致力于减少供应链环节的碳排放，目标是在2030年前降低超过50%的碳排放。台积电持续投资可再生能源采购、增加减碳补贴，以及采用低碳技术，例如蓝氨（Blue NH3）、电子级材料的回收利用以及碳捕捉技术。
8、减少废弃物：台积电目标到2030年实现98%的资源回收率。台积电建设了业界首个零废制造中心，并已于2024年投入运营。该中心将废弃的异丙醇（IPA）转化为电子级IPA，可重新用于半导体制造流程中。
9、台积电表示，公司长期致力于再生水利用，地下水修复和资源多元化。从2021年到2025年，台积电上海和南京的晶圆厂在5年内，把工业用水循环利用率提升至97%以上，每年节水当量相当于西湖水量的1.2倍，未来还将继续提升。在水质指数方面，上海和南京晶圆厂在已经做到远优于排放法规标准值的情况下持续精进。
编辑：芯智讯-浪客剑
