近日，3D DRAM技术厂商NEO Semiconductor 宣布推出了两款全新的3D X-DRAM单元设计，包括1T1C 和3T0C，分别基于单晶体管单电容和三电晶体零电容的设计，预计将于2026年生产概念验证测试芯片，密度高达 512Gb，预计将可提供当前传统DRAM模块10倍的容量。

NEO Semiconductor的3D X-DRAM技术的思路跟3D NAND Flash类似，主要是通过增加堆栈层数来提高内存容量。NEO Semiconductor在2023年推出的首款3D DRAM单元设计“1T0C”（一个晶体管，零个电容器）采用了类似于3D NAND Flash芯片中的FBC浮栅极技术，但增加一层Mask光罩就可以形成垂直结构，可以做到230层堆栈，核心容量128Gb，而当前2D DRAM内存的核心容量还在16Gb，实现了8倍容量。总体来说，该设计良率高、成本低、密度大幅提升。

NEO Semiconductor此次最新推出的1T1C（一个晶体管，一个电容器）设计是一种高密度 DRAM 的核心解决方案，与主流 DRAM 和 HBM 路线图完全兼容；3T0C（三晶体管、零电容）设计则是针对电流感应操作进行了优化，非常适合人工智能和内存计算。

这两款新的设计主要特点和优点如下：

无与伦比的保留时间和效率：得益于 IGZO 通道技术，1T1C 和 3T0C 单元模拟显示保留时间长达 450 秒，大大降低了刷新功率。

通过模拟验证： TCAD（技术计算机辅助设计）模拟证实了 10 纳秒的快速读/写速度和超过 450 秒的保留时间。

制造友好：采用改进的 3D NAND 工艺，只需进行少量改动，即可实现完全可扩展性并快速集成到现有的 DRAM 生产线中，可实现经济高效、高产量的生产。

超高带宽：采用独特的阵列架构进行混合绑定，显著提高内存带宽，同时降低功耗。

适用于高级工作负载的高性能：专为人工智能、边缘计算和内存处理而设计，具有可靠的高速访问和降低的能耗。

NEO Semiconductor 创始人兼首席执行官 Andy Hsu表示：“随着 1T1C 和 3T0C 3D X-DRAM 的推出，我们正在重新定义内存技术的可能性。这项创新突破了当今 DRAM 的扩展限制，使 NEO 成为下一代内存的领跑者。”

编辑：芯智讯-浪客剑