新思科技针对三星设计的良率学习平台获突破，三星5nm/4nm/3nm工艺再加速
近日，全球知名的EDA工具厂商新思科技(Synopsys)宣布，面向三星7LPP（7nm Low Power Plus）和更先进工艺的良率学习平台设计取得了重大突破，这将微三星后续5nm、4nm、3nm工艺的量产和良品率的提升奠定坚实基础。
标签： 5nm
三星宣布7nm EUV明年1月量产，5nm技术研发已完成
日前三星在韩国又举行了新一轮晶圆代工制造论坛会议，参与的人数比之前多了40%，超过500多名无晶圆厂芯片客户参会，负责晶圆代工业务的三星副总裁Jung Eun-seung公布了三星在半导体制造工艺上的进展。他表达，三星今年9月份将完成韩国华城的7nm EUV工艺生产线，明年1月份量产。
台积电：已完成全球首个3D IC封装，预计2021年量产！
日前在台积电说法会上，联席CEO魏哲家又透露了台积电已经完成了全球首个3D IC封装，预计在2021年量产，据悉该技术主要面向未来的5nm工艺，最可能首发3D封装技术的还是其最大客户苹果公司。
台积电5nm制程试产，并推出完整设计架构！
4月4日消息，据Digitimes报道，台积电宣布在开放创新平台之下推出5nm设计架构的完整版本，协助客户实现支持下一代高效能运算应用产品的5nm系统单芯片设计，目标锁定拥有广阔发展前景的5G与人工智能（AI）市场。
重磅！国产5nm刻蚀机通过验证，将用于台积电5nm芯片制造！
近日，台积电对外宣布，将在2019年第二季度进行5nm制程风险试产，预计2020年量产。与此同时，中微半导体也向“上观新闻”透露了一个重磅消息，其自主研发的5nm等离子体刻蚀机经台积电验证，性能优良，将用于全球首条5nm制程生产线。
新思科技数字与定制设计平台通过TSMC 5nm EUV工艺技术认证
2018年10月23日，中国 北京——新思科技（Synopsys, Inc.，纳斯达克股票市场代码： SNPS）宣布，新思科技数字和定制设计平台通过了TSMC最先进的5nm EUV工艺技术认证。该认证是多年广泛合作的结果，旨在提供更优化的设计解决方案，加快下一代设计的发展进程。
台积电7nm EUV芯片首次流片成功，明年试产5nm
近日，全球第一大晶圆代工厂台积电宣布了有关极紫外光刻(EUV)技术的两项重磅突破，一是首次使用7nm EUV工艺完成了客户芯片的流片工作，二是5nm工艺将在2019年4月开始试产。
台积电/三星/GF纷纷冲刺7nm，但EUV光刻工艺仍是配角！
在芯片代工领域，如果说台积电、英特尔、三星属于第一梯队，那么格罗方德（GlobalFoundries）可能只能算是在第二梯队。而为了能够加速追赶第一梯队的厂商，2016年9月，格罗方德就宣布将跳过10nm制程，直接往7nm发展。
总投资7000亿元新台币， 台积电5纳米12寸晶圆工厂正式动工
1月26 日，全球晶圆代工龙头台积电在中国台湾地区南科的 5 纳米 12 寸晶圆 18 厂正式动工，该 5 纳米计划在南科共分为 3 期厂房，第 1 期厂房预计 2019 年风险试产，2020 年正式量产。根据台积电预估，在 5 纳米 3 期厂房全数完成之后，将可创造 4000 个工作机会，总产能达到年产能 100 万片 12 寸晶圆，而总投资金额将达新台币 7000 亿元。
台积电7/5/3nm工艺规划曝光
Intel这批老马走的有些迟缓，台积电和三星电子却在新工艺上大发神威。三星此前已经集中披露了8/7/6/5/4nm的长远规划，台积电也在7/5/3nm上持续投入。
IBM试产5nm芯片：指甲盖大小可容纳300亿晶体管
当前商用晶体管栅极大小在 10nm 左右，但是 IBM 早已开始了 7nm、甚至 5nm 工艺的研究。不过为了制造 5nm 芯片，IBM 也抛弃了标准的 FinFET 架构，取而代之的是四层堆叠纳米材料。于是在指甲盖大小的芯片面积里，即可塞下大约 300 亿个晶体管，且能耗与效率都得到了保证。
