7月18日消息，据韩国媒体sedaily报道，三星电子10nm级第六代（1c）DRAM制程的良率已经超过50%，计划导入第六代HBM（HBM4），并在今年下半年量产。

据了解，1c DRAM 制程节点约为11～12nm，是10nm级的第六代产品。相较于现行主流的第4代（1a，约14nm）与第5代（1b，约12～13nm）DRAM，1c具备更高密度与更低功耗，芯粒厚度也更薄，有利于在HBM4中堆叠更多层的內存颗粒，大幅提升容量与带宽密度。

目前HBM市场仍由SK海力士与美光主导。SK海力士率先出货基于1b DRAM制成的HBM4样品，并掌握HBM3E（第五代HBM）8层与12层市场，美光则紧随其后。三星则落后很多，虽曾向AMD供应HBM3E，但未通过英伟达（NVIDIA）的测试，使其在HBM市场的市占难以提升。

为扭转局势，三星从去年起全力投入1c DRAM研发，并由DRAM开发室长黄相准（音译）主导重设计作业。他指出，1c DRAM性能与良率迟迟未达标的根本原因在于初期设计构架，强调“不从设计阶段彻底修正，将难以取得进展”。据悉，该案初期因设计团队与制造部门缺乏协作导致进度受阻，此次由高层介入调整设计流程，亦反映三星对重回技术领先地位的决心。

三星亦拟定积极的市场反攻策略。下半年将计划供应HBM4样品，并强调“定制化HBM”为新战略核心。HBM4允许将逻辑芯片（logic die）与DRAM堆叠整合，通过逻辑晶圆代工制程优化整体构架，以依照不同应用需求提供高效率解决方案。为强化整体性能与整合弹性，三星也导入自研4nm制程，用于量产搭载于HBM4堆叠底部的逻辑芯片（logic die）。

值得一提的是，根据韩国媒体《The Bell》报导，SK海力士对1c DRAM 的投资相对保守，将重点转向以1b DRAM支持HBM3E与HBM4的量产，预计要到第七代HBM（ HBM4E）才会导入1c制程。

这也突显出三星希望通过更早导入先进制程，在技术节点上抢得先机。若三星能持续提升1c DRAM的良率，不仅有助于缩小与竞争对手的差距，也将强化其在AI与高性能计算市场中的供应能力与客户信任。

编辑：芯智讯-林子