标签: UCIe

Ayar Labs推出首款基于UCIe标准的光互联小芯片,带宽高达8Tbps

4月1日消息,Ayar Labs 宣布推出首款符合 Universal Chiplet Interconnect Express™ (UCIe™) 标准的光互连小芯片(Chiplet,又称“芯粒”)。该光学小芯片旨在最大限度地提高 AI 基础设施的性能和效率,同时减少延迟和功耗。通过集成 UCIe 电气接口,该小芯片旨在消除数据瓶颈并无缝集成到客户的芯片设计中。
Alphawave推出业界首款采用台积电CoWoS封装的3nm UCIe IP

Alphawave推出业界首款支持台积电CoWoS封装的3nm UCIe IP

7月30日消息,半导体IP厂商Alphawave Semi近日宣布,成功开发出了业界首个基于UCIe 标准的3nm Die-to-Die (D2D)多协议子系统 IP ,并且支持台积电的 Chip-on-Wafer-on-Substrate(CoWoS)先进封装技术,为超大规模、高性能计算 (HPC) 和人工智能 (AI) 等应用,提供了 8 Tbps/mm 的带宽密度和 24 Gbps 的 D2D 数据传输速率。

AMD承认UCIe标准更具优势,开始考虑基于该标准来构建Chiplet

4月1日消息,虽然处理器大厂AMD多年前就率先在其芯片当中采用了Chiplet(小芯片)设计,并且一直采用的是自研的Infinity Fabric高速互联技术,但是现在,AMD也开始考虑采用由其与英特尔等十家科技巨头发起的通用Chiplet的高速互联标准“UCIe”(简称“Universal Chiplet Interconnect Express”)。

Truechip宣布首次向客户推出UCIe验证IP

12月21日消息,据SemiWiki报道,在过去的两年里,作为推动摩尔定律持续有效的一种新的潜在方法,Chiplet(小芯片)技术一直备受关注。Chiplet也将再度被证明是半导体生态系统的推动力量,推动半导体公司的芯片朝着更小更好的方向发展。

芯动科技发布国产首个物理层兼容UCIe标准的Chiplet解决方案

2022年4月,中国一站式IP和芯片定制及GPU赋能型领军企业芯动科技宣布,率先推出国产自主研发物理层兼容UCIe标准的IP解决方案——Innolink™ Chiplet。据悉,这是国内首套跨工艺、跨封装的Chiplet(芯粒)连接解决方案,且已在先进工艺上量产验证成功。

半导体封测市场持续成长,日月光拿下40%份额

3月8日消息,据韩国媒体《BusinessKorea》报导,随着全球半导体芯片需求加速成长,不仅芯片前端的晶圆制造受关注,连后段封装测试也受重视。封测龙头日月光投控和排名第二的安靠(Amkor Technology) 在2021 年营收都创下新高,准备在2022年加速投资,韩国封测厂商也积极抢进,希望取得部分商机。