进入埃米级制程工艺，为什么需要CFET？
据Semiwiki报道，在 IEDM 2023 上，imec的CMOS元件专案总监NaotoHoriguchi详细介绍了 CFET 和中段集成。这篇文章是基于他在 IEDM 上的演讲以及与文章作者Scotten Jones后续讨论所形成的。Naoto Horiguchi 是逻辑技术开发领域的领导者之一，习惯以易于理解的方式解释技术，反应灵敏且易于合作。
标签： FinFET
5nm及更先进节点上FinFET的未来：使用工艺和电路仿真来预测下一代半导体的性能
虽然栅极间距(GP)和鳍片间距(FP)的微缩持续为FinFET平台带来更高的性能和更低的功耗，但在5nm及更先进节点上，兼顾寄生电容电阻的控制和实现更高的晶体管性能变得更具挑战。
抢先台积电，三星3nm GAA工艺成功流片
目前全球已量产的最先进半导体工艺是5nm，台积电此前表示，2022年下半年将量产3nm工艺，不过在3nm节点台积电依然选择FinFET晶体管技术，而三星则选择了GAA（Gate-all-around）技术。近日，三星对宣布其基于GAA技术的3nm制程成已成功流片（Tape Out）。
首发GAA晶体管技术，三星3nm工艺成功流片
目前全球已量产的最先进工艺是5nm，台积电明年就要量产3nm工艺，不过3nm节点他们依然选择FinFET晶体管技术，三星则选择了GAA技术，日前三星也成功流片了3nm GAA芯片，迈出了关键一步。
3年砸1000亿美元扩产？2022年将暂停晶圆价格折扣？台积电回应来了
4月1日消息，昨日市场流传出一封台积电总裁魏哲家发出的信件，其中提到了台积电未来3年计划投资1000亿美元扩充产能的计划，以及将自今年12月31日起暂停未来一年的晶圆降价等消息。
台积电5nm测试芯片良率已达80％：明年上半年大规模量产
在近日的IEEE IEDM大会上，台积电官方披露了5nm工艺的最新进展，给出了大量确凿数据，看起来十分的欢欣鼓舞。
