全议程发布 | 2023芯和半导体用户大会 | AI, HPC, Chiplet生态聚会
2023芯和半导体用户大会以“极速智能，创见未来”为主题，以“系统设计分析”为主线，以“芯和Chiplet EDA设计分析全流程EDA平台”为旗舰，包含主旨演讲和技术分论坛两部分，主题涵盖芯片半导体与高科技系统领域的众多前沿技术、成功应用与生态合作方面的最新成果。
标签： EDA
台积电2nm芯片开发生态系已接近完成
10月13日消息，台积电在欧洲举办2023 台积电开放创新平台（Open Innovation Platform ，OIP）活动，向合作伙伴展示下一代晶圆代工技术，并表示目前芯片设计人员所需的全新的面向2nm制程工艺的EDA、模拟和验证工具及部分IP都已可供使用，相关生态系统正在形成。
打通系统到后端，芯华章发布首款自研数字全流程等价性验证工具
2023年9月18日，在首届IDAS设计自动化产业峰会(Intelligent Design Automation Summit)上，面向数千名到场的EDA产业上下游企业及相关专业人士，业内领先的系统级验证EDA解决方案提供商芯华章，隆重发布首款自主研发的数字全流程等价性验证系统穹鹏GalaxEC。
新思科技过去1年来自AI芯片的营收已超5亿美元
近日，电子设计自动化 (EDA) 巨头 Synopsys 公布了2023 财年第三财季的财报，营收同比增长19%至14.87亿美元，创历史新高。GAAP 每股摊薄收益为 2.17 美元，非 GAAP 每股摊薄收益为 2.88 美元，均超出了指引的上限。
如何应对芯片物理冗余持续缩小？
更小的工艺节点，加上不断寻求在设计中添加更多功能，迫使芯片制造商和系统公司不得不考虑选择哪些设计和制造才可以在不断缩小的冗余中争取更多的空间。
Cadence宣布收购Rambus SerDes和内存接口PHY IP
当地时间7月20日，EDA大厂Cadence和半导体IP提供商Rambus宣布，双方已就 Cadence 收购 Rambus SerDes 和内存接口 PHY IP 业务达成最终协议。Rambus 将保留其数字 IP 业务，包括内存和接口控制器以及安全 IP。预期的技术资产购买还将为Cadence带来在美国、印度和加拿大经过验证且经验丰富的 PHY 工程团队，进一步扩大 Cadence 领域丰富的人才基础。
AMD正利用AI设计芯片！苏姿丰：人工智能将主导芯片设计！
7月11日消息，近日，AMD 首席执行官苏姿丰（Lisa Su）在上海举行的2023年世界人工智能大会（WAIC）上表示，随着现代处理器的复杂性呈指数级增长，人工智能工具最终将主导芯片设计。并且AMD已经开始使用人工智能来设计芯片。
芯和半导体在DAC上发布高速数字信号完整性、电源完整性EDA2023软件集
2023年7月11日，中国上海讯——芯和半导体于2023年7月10日在美国旧金山西莫斯克尼会议中心举办的DAC2023设计自动化大会上，正式发布了高速数字信号完整性和电源完整性(SI/PI) EDA2023软件集，涵盖了众多先进封装和高速设计领域的重要功能和升级。
大模型风暴“卷”至芯片设计
大模型带来的AI算力风暴已经蔓延至芯片设计领域。
思尔芯首款支持PCIe Gen5原型验证EDA工具上市，高性能加速AI设计
2023年7月4日，业内知名的数字前端 EDA 供应商思尔芯（S2C），发布了最新一代原型验证解决方案——芯神瞳逻辑系统 S8-40。新产品除了支持 PCIe Gen5，还拥有丰富的连接选项，海量的数据传输带宽，以及完整的原型验证配套工具，为当前如 AI、GPU 芯片等大存储和大数据设计提供了有效的解决方案。
新思科技与三星扩大IP合作，加速新兴领域先进SoC设计
6月30日消息，新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布，与三星晶圆厂（以下简称为“三星”）签订合作升级协议，共同开发广泛IP组合以降低汽车、移动、高性能计算（HPC）和多裸晶芯片的设计风险并加速其流片成功。
