标签: 晶圆级封装

台积电宣布3200平方毫米巨型芯片:将整合封装12颗HBM

台积电宣布3200平方毫米巨型芯片:整合封装12颗HBM
除了5nm、4nm、3nm、2nm工艺进展和规划,台积电近日还公布了不少新的芯片封装技术,毕竟随着高性能计算需求的与日俱增、半导体工艺的日益复杂,单靠升级制程工艺已经不能解决所有问题。台积电的CoWoS-S晶圆级封装技术已经使用了很多年,大大突破了光刻掩膜尺寸的限制,芯片越做越大,内部封装的小芯片也越来越多。

台积电强化版7nm年底试产,搭配晶圆级封装扩产抵御三星

IMG_0053-624x416
对于日前韩媒指出,韩国科技大厂三星电子不满晶圆代工龙头台积电靠着“扇出型晶圆级封装”(Fan-Out Wafer Level Packaging,FOWLP)的先进技术,抢走苹果处理器的全数订单,决定砸钱投资,全力追赶。不过,台积电也在加速前行。除了持续“扇出型晶圆级封装”的开发之外,还将在 2018 年底试产强化版 7 纳米制程,并在过程中导入极紫外光(EUV)技术,持续保持竞争优势。